虫虫虫开发者社区

上传资源

verilog语言写的SPI接口,全同步设计,低门数,可以很容易应用到嵌入设计方案中.

VHDL/FPGA/Verilog 46 K 149 次下载 2014-11-21

资源详细信息

文件格式

ZIP

文件大小

46 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2014-11-21 18:42

下载统计

149 次

所需积分

2 积分

verilog语言写的SPI接口,全同步设计,低门数,可以很容易应用到嵌入设计方案中. - 资源详细说明

verilog语言写的SPI接口,全同步设计,低门数,可以很容易应用到嵌入设计方案中.

verilog语言写的SPI接口,全同步设计,低门数,可以很容易应用到嵌入设计方案中. - 源码文件列表

本资源包含 27 个源码文件支持在线预览，点击文件名即可查看

1

spi_map.v

2

spi_clkdiv_count_rtl.v

3

spi_waitcounter_rtl.v

4

spi_comp3_se.v

5

spi_control.v

6

spi_fifo.v

7

spi_page_cnt.v

8

spi_equal3.v

9

spi_bitcounter_rtl.v

10

spi_clock_gen.v

11

spi_page_cnt_rtl.v

12

spi_core.v

13

spi_waitcounter.v

14

spi_cs_cnt_rtl.v

15

spi_it.v

查看完整源码列表 (共 27 个文件) →

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载 verilog语言写的SPI接口,全同步设计,低门数,可以很

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#Verilog #SPI接口 #FPGA

相关VHDL/FPGA/Verilog资源推荐