搜索：verilog hdl 是什么？

https://www.eeworm.com/dl/663/223927.html VHDL/FPGA/Verilog

基于Verilog的数码管模拟扫描程序

基于Verilog的数码管模拟扫描程序，分为两种显示方式，一种是数码管逐个显示，另一个是所有数码管一起显示。

下载 168

·

查看 1100

#Verilog #数码管 #扫描程序 #模拟

https://www.eeworm.com/dl/663/229200.html VHDL/FPGA/Verilog

ALTERA关于CCD的一些verilog程序

ALTERA关于CCD的一些verilog程序，都通过运行无误的。

下载 85

·

查看 1085

#verilog #ALTERA #CCD #程序

https://www.eeworm.com/dl/663/234234.html VHDL/FPGA/Verilog

verilog分频器～时钟为50hmz

verilog分频器～时钟为50hmz，波特率采用9600bps～

下载 108

·

查看 1251

#verilog #hmz #50 #分频器

https://www.eeworm.com/dl/531/243517.html 操作系统开发

verilog 描述8051core参考学习用

下载 86

·

查看 1050

#verilog #8051 #core

https://www.eeworm.com/dl/663/249357.html VHDL/FPGA/Verilog

verilog实现的数字滤波器

verilog实现的数字滤波器，用于fpga

下载 164

·

查看 1070

#verilog #数字滤波器

https://www.eeworm.com/dl/663/251471.html VHDL/FPGA/Verilog

自己编写的串口UART的接收Verilog模块

自己编写的串口UART的接收Verilog模块，支持中断和查询方式接收，对信号的畸变适应能力强。

下载 55

·

查看 1111

#Verilog #UART #编写 #串口

https://www.eeworm.com/dl/684/251925.html 软件设计/软件工程

verilog语言描述多时钟方法！！！强力推荐。

下载 75

·

查看 1242

#verilog #语言 #多时钟

https://www.eeworm.com/dl/663/258624.html VHDL/FPGA/Verilog

Synchronous read write RAM verilog。经过modelsim se仿真。

下载 181

·

查看 1123

#Synchronous #modelsim #verilog #write

https://www.eeworm.com/dl/542/259008.html 其他书籍

Verilog_and_VHD_stata_machine_design.rar.外国的

Verilog_and_VHD_stata_machine_design.rar.外国的，写得很好，值得一看啊。

下载 180

·

查看 1011

#Verilog_and_VHD_stata_machine_des #ign

https://www.eeworm.com/dl/542/259657.html 其他书籍

其中给出了许多VERILOG中常用的代码

其中给出了许多VERILOG中常用的代码，并且给出了测试模块

下载 120

·

查看 1061

#VERILOG #代码