搜索：verilog hdl 是什么？

单片机开发  用verilog实现单片机计数器用verilog实现单片机计数器

用verilog实现单片机计数器用verilog实现单片机计数器

https://www.eeworm.com/dl/648/175814.html

下载: 175

查看: 1047

verilog 单片机计数器

VHDL/FPGA/Verilog 卡内基梅陇大学verilog课程讲义.pdf,是verilog 学习者非常实用的优秀资源

卡内基梅陇大学verilog课程讲义.pdf,是verilog 学习者非常实用的优秀资源

https://www.eeworm.com/dl/663/244732.html

下载: 170

查看: 1085

verilog 大学讲义

VHDL/FPGA/Verilog adc verilog 用verilog编写的sigma-delta adc例子应用在计量类adc产品

adc verilog 用verilog编写的sigma-delta adc例子应用在计量类adc产品

https://www.eeworm.com/dl/663/333527.html

下载: 152

查看: 1407

verilog adc sigma-delta 编写

其他书籍  基于Verilog语言的数字通信系统的帧同步的实现原理以及Verilog代码实现

基于Verilog语言的数字通信系统的帧同步的实现原理以及Verilog代码实现

https://www.eeworm.com/dl/542/460212.html

下载: 54

查看: 1147

Verilog 语言数字通信系统帧同步

技术资料  VERILOG基础程序例程基础教程初学代码 FPGA测试VERILOG源码包括大量的设计实例

VERILOG基础程序例程基础教程初学代码 FPGA测试VERILOG源码,包括大量的设计实例，逻辑源码，可以做为你的学习参考。

https://www.eeworm.com/dl/828999.html

下载: 9

查看: 4545

verilog fpga

SQL Server 我自己设计的东西,不是什么好东西了,呵呵,是我自己做的毕业设计,导师还算满意,

我自己设计的东西,不是什么好东西了,呵呵,是我自己做的毕业设计,导师还算满意,

https://www.eeworm.com/dl/689/134940.html

下载: 21

查看: 1129

毕业设计

编译器/解释器  本程序运用编译原理中语法分析的思想来判别一个数是什么类型的数

本程序运用编译原理中语法分析的思想来判别一个数是什么类型的数

https://www.eeworm.com/dl/628/323941.html

下载: 48

查看: 1129

程序分判别编译原理

VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器　　9.1.1 由系统功能描述时序关系　　9.1.2 流程图的设计　　9.1.3 系统功能描述　　

基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器　　9.1.1 由系统功能描述时序关系　　9.1.2 流程图的设计　　9.1.3 系统功能描述　　9.1.4 逻辑框图　　9.1.5 延时模块的详细描述及仿真　　9.1.6 功能模块Verilog-HDL描述的模块化方法　　9.1.7 输入检测模块的详细描述及仿真　　9.1.8 计 ...

https://www.eeworm.com/dl/663/197552.html

下载: 137

查看: 1320

Verilog-HDL 9.1 功能描述

VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示　　9.4.1 脉冲频率的测量原理　　9.4.2 频率计的工作原理　　9.4.3 频率测量模块的设计与实现

基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示　　9.4.1 脉冲频率的测量原理　　9.4.2 频率计的工作原理　　9.4.3 频率测量模块的设计与实现　　9.4.4 while循环语句的使用方法　　9.4.5 门控信号发生模块的设计与实现　　9.4.6 频率计的Verilog-HDL描述　　9.4.7 频率计的硬件实现 ...

https://www.eeworm.com/dl/663/197558.html

下载: 29

查看: 1130

Verilog-HDL 9.4 脉冲频率

VHDL/FPGA/Verilog FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。

FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。

https://www.eeworm.com/dl/663/444623.html

下载: 159

查看: 1235

Verilog EP1C6F FPGA Mars

搜索结果

按分类筛选