搜索：verilog - 虫虫下载站

技术资料  在DE2开发板上实现的一个简单乒乓球的程序。开发语言-verilog

在DE2开发板上实现的一个简单乒乓球的程序。开发语言-verilog

https://www.eeworm.com/dl/856158.html

下载: 7

查看: 3425

DE2开发板乒乓球

技术书籍  IEEE Std 1364-2001 Standard Verilog hardware description language

·IEEE Std 1364-2001 Standard Verilog hardware description language

https://www.eeworm.com/dl/537/15869.html

下载: 144

查看: 1124

VHDL/FPGA/Verilog verilog语言写的SPI接口,全同步设计,低门数,可以很容易应用到嵌入设计方案中.

verilog语言写的SPI接口,全同步设计,低门数,可以很容易应用到嵌入设计方案中.

https://www.eeworm.com/dl/663/160080.html

下载: 149

查看: 1070

verilog SPI 语言接口

VHDL/FPGA/Verilog verilog编写的状态机检测00100序列. 实现 input:...011000010010000... output:...000000000100100... 并且用测试模块来验证状

verilog编写的状态机检测00100序列. 实现 input:...011000010010000... output:...000000000100100... 并且用测试模块来验证状态是否正确工作

https://www.eeworm.com/dl/663/175203.html

下载: 138

查看: 1100

000000000100100 011000010010000 verilog output

VHDL/FPGA/Verilog 一个32位微处理器的verilog实现源代脉,采用5级流水线和cache技术.

一个32位微处理器的verilog实现源代脉,采用5级流水线和cache技术.

https://www.eeworm.com/dl/663/182385.html

下载: 28

查看: 1148

verilog cache 微处理器流水线

VHDL/FPGA/Verilog VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3

VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3

https://www.eeworm.com/dl/663/251191.html

下载: 64

查看: 1229

CLK VERILOG 多时钟应用于

其他书籍  清华在大学出版社出版 J.Bhasker著孙海平翻译的一本的VERILOG书籍

清华在大学出版社出版 J.Bhasker著孙海平翻译的一本的VERILOG书籍

https://www.eeworm.com/dl/542/269000.html

下载: 85

查看: 1108

Bhasker VERILOG 清华大学

加密解密  CRC校验并行实现,Verilog源码.8位数据输入,实现速度快,适用与各种类型的器件.

CRC校验并行实现,Verilog源码.8位数据输入,实现速度快,适用与各种类型的器件.

https://www.eeworm.com/dl/519/283382.html

下载: 97

查看: 1273

Verilog CRC 并行器件

VHDL/FPGA/Verilog 电话计费器的verilog实现。基于fpga的电话计费器实现。完成拨打电话自动计费的功能

电话计费器的verilog实现。基于fpga的电话计费器实现。完成拨打电话自动计费的功能

https://www.eeworm.com/dl/663/293988.html

下载: 125

查看: 1301

verilog fpga 电话计费器电话

其他嵌入式/单片机内容  DDS发生器NIOS .c文件,在NIOSII中可以配合Verilog代码生成的自定义外设产生DDS信号

DDS发生器NIOS .c文件,在NIOSII中可以配合Verilog代码生成的自定义外设产生DDS信号

https://www.eeworm.com/dl/687/344830.html

下载: 34

查看: 1098

DDS Verilog NIOSII NIOS

搜索结果

按分类筛选