搜索：verilog - 虫虫下载站

VHDL/FPGA/Verilog pic cpu source code. it is writed in the verilog source code. it can work on the 40Mhz high speed.

pic cpu source code. it is writed in the verilog source code. it can work on the 40Mhz high speed.

https://www.eeworm.com/dl/663/144921.html

下载: 112

查看: 1104

文章/文档  HDL 编码风格与编码指导,介绍了详细的vhdl和verilog hdl语言的编程风格

HDL 编码风格与编码指导,介绍了详细的vhdl和verilog hdl语言的编程风格

https://www.eeworm.com/dl/652/151438.html

下载: 34

查看: 1092

verilog vhdl HDL hdl

VHDL/FPGA/Verilog 用verilog 描述的嫡编码(entropy coding) 应用于图像压缩编码有测试文档

用verilog 描述的嫡编码(entropy coding) 应用于图像压缩编码有测试文档

https://www.eeworm.com/dl/663/159883.html

下载: 196

查看: 1089

verilog entropy coding 编码

VHDL/FPGA/Verilog 使用Verilog语言编写的数字钟程序.有慢校时,快校时,闹钟等功能.

使用Verilog语言编写的数字钟程序.有慢校时,快校时,闹钟等功能.

https://www.eeworm.com/dl/663/163110.html

下载: 186

查看: 1149

Verilog 校时语言编写

VHDL/FPGA/Verilog 使用FPGA控制蜂鸣器的程序,用Verilog HDL设计,可以是蜂鸣器发出各种不同的声音

使用FPGA控制蜂鸣器的程序,用Verilog HDL设计,可以是蜂鸣器发出各种不同的声音

https://www.eeworm.com/dl/663/164165.html

下载: 177

查看: 2395

Verilog FPGA HDL 蜂鸣器

VHDL/FPGA/Verilog 这个verilog代码是一个输入输出经典的例子。大家一起参考。

这个verilog代码是一个输入输出经典的例子。大家一起参考。

https://www.eeworm.com/dl/663/202015.html

下载: 190

查看: 1134

verilog 代码输入输出家

VHDL/FPGA/Verilog 这是一个数字时钟的Verilog程序仿真通过能实现秒分时计时

这是一个数字时钟的Verilog程序仿真通过能实现秒分时计时

https://www.eeworm.com/dl/663/213740.html

下载: 116

查看: 1233

Verilog 数字时钟仿真分

VHDL/FPGA/Verilog < 大型RISC处理器设计--用描述语言Verilog设计VLSI芯片>>光盘

< 大型RISC处理器设计--用描述语言Verilog设计VLSI芯片>>光盘

https://www.eeworm.com/dl/663/216532.html

下载: 102

查看: 1130

Verilog RISC VLSI gt

VHDL/FPGA/Verilog 该工程是基于verilog hdl 语言编写的帧传输协议HDLC帧的发送端代码

该工程是基于verilog hdl 语言编写的帧传输协议HDLC帧的发送端代码，会用QUATUSII的人都应该知道如何使用，希望能给你带来帮助

https://www.eeworm.com/dl/663/222998.html

下载: 144

查看: 1406

verilog HDLC hdl 帧

VHDL/FPGA/Verilog 用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序

用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序

https://www.eeworm.com/dl/663/247015.html

下载: 77

查看: 1421

Verilog HDL GF C程序

搜索结果

按分类筛选