搜索：hDl - 虫虫下载站

VHDL/FPGA/Verilog 北航Verilog教程. Verilog HDL基本结构数据类型及常量、变量运算符及表达式语句赋值语句和块语句条件语句 ...

北航Verilog教程. Verilog HDL基本结构数据类型及常量、变量运算符及表达式语句赋值语句和块语句条件语句 ...

https://www.eeworm.com/dl/663/460218.html

下载: 52

查看: 1115

VHDL/FPGA/Verilog 介绍Verilog HDL, 内容包括： – Verilog应用 – Verilog语言的构成元素 – 结构级描述及仿真 – 行为级描述及仿真 – 延时的特点及说明 – 介绍Verilog

介绍Verilog HDL, 内容包括： – Verilog应用 – Verilog语言的构成元素 – 结构级描述及仿真 – 行为级描述及仿真 – 延时的特点及说明 – 介绍Verilog testbench &#8226 激励和控制和描述 &#8226 结果的产生及验证 – 任务task及函数function – 用户定义的基本单元(primitive) – 可综合的Verilog描述风格 ...

https://www.eeworm.com/dl/663/492784.html

下载: 138

查看: 1127

Verilog HDL 仿真语言

VHDL/FPGA/Verilog 减1计数器一、设计要求用Verilog HDL语言设计一个计数器。要求计数器具有异步置位/复位功能

减1计数器一、设计要求用Verilog HDL语言设计一个计数器。要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。二、设计原理输入/输出说明： d：异步置数数据输入； q：当前计数器数据输出； clock：时钟脉冲； count_en：计数器计数使能控制（1：计数/0：停止计数）； updo ...

https://www.eeworm.com/dl/663/134176.html

下载: 35

查看: 1598

Verilog 计数器 HDL 减

VHDL/FPGA/Verilog practical_lift_controller 实用电梯控制器实用电梯控制系统block symbol file 实用电梯控制器的Verilog HDL程设计

practical_lift_controller 实用电梯控制器实用电梯控制系统block symbol file 实用电梯控制器的Verilog HDL程设计

https://www.eeworm.com/dl/663/342533.html

下载: 28

查看: 1104

practical_lift_controller Verilog symbol block

中间件编程  一个经过DE2板验证的数字移相信号发生器的HDL原代码!曾经能够获奖的,工程设计的好东西!

一个经过DE2板验证的数字移相信号发生器的HDL原代码!曾经能够获奖的,工程设计的好东西!

https://www.eeworm.com/dl/682/226702.html

下载: 47

查看: 1115

DE2 HDL 数字移相信号发生器

VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.7 步进电机的控制　　9.7.1 步进电机驱动的逻辑符号　　9.7.2 步进电机驱动的时序图　　9.7.3 步进电机驱动的逻辑框图

基于Verilog-HDL的硬件电路的实现 9.7 步进电机的控制　　9.7.1 步进电机驱动的逻辑符号　　9.7.2 步进电机驱动的时序图　　9.7.3 步进电机驱动的逻辑框图　　9.7.4 计数模块的设计与实现　　9.7.5 译码模块的设计与实现　　9.7.6 步进电机驱动的Verilog-HDL描述　　　9.7.7 编译指令-"宏替换`define"的使用 ...

https://www.eeworm.com/dl/663/197561.html

下载: 158

查看: 1240

Verilog-HDL 步进电机驱动 9.7 硬件电路

VHDL/FPGA/Verilog 本程序包含：EEPROM的功能模型(eeprom.v)、读/写EEPROM的verilog HDL 行为模块（eeprom_wr.v）、信号产生模块（signal.v）和顶层模块(top.v)

本程序包含：EEPROM的功能模型(eeprom.v)、读/写EEPROM的verilog HDL 行为模块（eeprom_wr.v）、信号产生模块（signal.v）和顶层模块(top.v) ，这样可以有一个完整的EEPROM的控制模块和测试文件，本文件通过测试。

https://www.eeworm.com/dl/663/395090.html

下载: 127

查看: 1229

EEPROM eeprom_wr verilog eeprom

VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示　　9.3.1 脉冲计数器的工作原理　　9.3.2 计数模块的设计与实现　　9.3.3 parameter的使用

基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示　　9.3.1 脉冲计数器的工作原理　　9.3.2 计数模块的设计与实现　　9.3.3 parameter的使用方法　　9.3.4 repeat循环语句的使用方法　　9.3.5 系统函数$random的使用方法　　9.3.6 脉冲计数器的Verilog-HDL描述　　9.3.7 特定脉冲序列的发生　　9.3.8 ...

https://www.eeworm.com/dl/663/197557.html

下载: 128

查看: 1252

Verilog-HDL parameter 9.3 硬件电路

VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.5 脉冲周期的测量与显示　　9.5.1 脉冲周期的测量原理　　9.5.2 周期计的工作原理　　9.5.3 周期测量模块的设计与实现

基于Verilog-HDL的硬件电路的实现 9.5 脉冲周期的测量与显示　　9.5.1 脉冲周期的测量原理　　9.5.2 周期计的工作原理　　9.5.3 周期测量模块的设计与实现　　9.5.4 forever循环语句的使用方法　　9.5.5 disable禁止语句的使用方法　　9.5.6 时标信号发生模块的设计与实现　　9.5.7 周期计的Verilog-HDL描述 ...

https://www.eeworm.com/dl/663/197559.html

下载: 79

查看: 1252

Verilog-HDL 周期 9.5 脉冲

VHDL/FPGA/Verilog 人民邮电出版社<<设计与验证verilog hdl >>一书的配套光盘,包含书上所有原代码,特别是状态机部分,值得学习

人民邮电出版社<<设计与验证verilog hdl >>一书的配套光盘,包含书上所有原代码,特别是状态机部分,值得学习

https://www.eeworm.com/dl/663/290125.html

下载: 183

查看: 1119

verilog lt gt hdl

搜索结果

按分类筛选