本程序包含：EEPROM的功能模型(eeprom.v)、读/写EEPROM的verilog HDL 行为模块（eeprom_wr.v）、信号产生模块（signal.v）和顶层模块(top.v) - 免费下载
VHDL/FPGA/Verilog资源
文件大小：108 K
📂 共 49 个源码文件 点击文件名可在线查看源代码
温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。