搜索结果

找到约 5,001 项符合 Verilog HDL 的查询结果

按分类筛选

显示更多分类

精品软件 ACTIVE HDL 8.4.30

ALDEC公司的Active-HDL是一个开放型的仿真工具。 可支持几乎所有的FPGA/CPLD厂商的产品,设计输入可以原理图或硬件描述语言或有限状态机 方式
https://www.eeworm.com/soft/125.html
下载: 28
查看: 3475

精品软件 ACTIVE HDL 8.10

ALDEC公司的Active-HDL是一个开放型的仿真工具。 可支持几乎所有的FPGA/CPLD厂商的产品,设计输入可以原理图或硬件描述语言或有限状态机 方式
https://www.eeworm.com/soft/130.html
下载: 42
查看: 8195

精品软件 ACTIVE HDL 9.1

ALDEC公司的Active-HDL是一个开放型的仿真工具。可支持几乎所有的FPGA/CPLD厂商的产品,设计输入可以原理图或硬件描述语言或有限状态机方式。
https://www.eeworm.com/soft/199.html
下载: 49
查看: 17805

教程资料 基于FPGA的交通灯的设计 有Verilog HDL 源码、仿真图与引脚配置图

基于FPGA的交通灯的设计 有Verilog HDL 源码、仿真图与引脚配置图,已下载实现\r\n
https://www.eeworm.com/dl/fpga/doc/18043.html
下载: 175
查看: 1408

教程资料 基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码

基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码,其功能主要有:时间设置,时间显示,跑表,分频,日期设置,日期显示等
https://www.eeworm.com/dl/fpga/doc/18055.html
下载: 72
查看: 1407

VHDL/FPGA/Verilog 在显示器上显示汉字,在FPGA上实现,使用Verilog HDL 设计,完全可是直接使用

在显示器上显示汉字,在FPGA上实现,使用Verilog HDL 设计,完全可是直接使用
https://www.eeworm.com/dl/663/164158.html
下载: 159
查看: 1064

电子书籍 正式出版物《Verilog HDL 硬件描述语言》一书的精美 PDF 电子版。

正式出版物《Verilog HDL 硬件描述语言》一书的精美 PDF 电子版。
https://www.eeworm.com/dl/cadence/ebook/164786.html
下载: 168
查看: 1063

VHDL/FPGA/Verilog 本CD-ROM包括《Verilog-HDL实践与应用系统设计》一书中的全部例子

本CD-ROM包括《Verilog-HDL实践与应用系统设计》一书中的全部例子,这些例子全部通过了验证。第七章以后的设计实例,不仅有Verilog-HDL的例子,也附了包括VB、VC++等源程序,甚至将DLL的生成方法也详尽地作了说明。
https://www.eeworm.com/dl/663/173390.html
下载: 79
查看: 1123

VHDL/FPGA/Verilog Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。

Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
https://www.eeworm.com/dl/663/176687.html
下载: 51
查看: 1200

VHDL/FPGA/Verilog 用于生成GF(2^m)有限域元素求逆器的Verilog HDL源文件的C程序

用于生成GF(2^m)有限域元素求逆器的Verilog HDL源文件的C程序
https://www.eeworm.com/dl/663/247017.html
下载: 36
查看: 1118