欢迎来到虫虫下载站
|
资源下载
资源专辑
关于我们
虫虫下载站
登录
注册
虫虫下载站
专业电子工程师资源平台
资料
代码
搜索
上传资源
首页
资源下载
资源专辑
热门软件
精品资源
基础知识
电路图
电子书
在线计算器
代码搜索
首页
›
资源下载
›
教程资料
›
基于FPGA的交通灯的设计 有Verilog HDL 源码、
基于FPGA的交通灯的设计 有Verilog HDL 源码、仿真图与引脚配置图
教程资料
399 K
175 次下载
2013-08-18
资源详细信息
文件格式
RAR
文件大小
399 K
资源分类
教程资料
上传者
SAMDUK
发布时间
2013-08-18 11:00
下载统计
175
次
所需积分
2 积分
基于FPGA的交通灯的设计 有Verilog HDL 源码、仿真图与引脚配置图 - 资源详细说明
基于FPGA的交通灯的设计 有Verilog HDL 源码、仿真图与引脚配置图,已下载实现\r\n
基于FPGA的交通灯的设计 有Verilog HDL 源码、仿真图与引脚配置图 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
trafficlight_design_based_on_fpga.doc
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 基于FPGA的交通灯的设计 有Verilog HDL 源码、
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关教程资料资源:
#Verilog
#FPGA
#HDL
#交通灯
相关教程资料资源推荐
1
基于
FPGA
的
交通灯
的设计 有
Verilog
HDL
源码、仿真图与引脚配置图
基于FPGA的交通灯的设计 有Verilog HDL 源码、仿真图与引脚配置图,已下载实现\r\n...
2013-08-18
175 次
1408 浏览
2
基于
FPGA
的
交通灯
的设计 有
Verilog
HDL
源码、仿真图与引脚配置图
基于FPGA的交通灯的设计 有Verilog HDL 源码、仿真图与引脚配置图,已下载实现...
2016-09-05
104 次
1342 浏览
3
基于
FPGA
和
Verilog
_
HDL
的
交通灯
设计
Verilog HDL作为一种规范的硬件描述语言,被广泛应用于电路的设计中。 他的设计描述可被不同的工具所支持,可用不同器件来实现。利用 Verilog HDL语言自顶 向下的设计方法设计交通灯控制系...
2023-01-28
1 次
3195 浏览
4
基于
Verilog
HDL
语言的
FPGA
设计
采用 Verilog HDL 语言在Altera 公司的FPGA 芯片上实现了RISC_CPU 的关键部件状态控制器的设计,以及在与其它各种数字逻辑设计方法的比较下,显示出使用Verilog...
2013-07-06
107 次
1129 浏览
5
基于
Verilog
HDL
语言的
FPGA
设计
采用 Verilog HDL 语言在Altera 公司的FPGA 芯片上实现了RISC_CPU 的关键部件状态控制器的设计,以及在与其它各种数字逻辑设计方法的比较下,显示出使用Verilog...
2023-06-21
6 次
4870 浏览
6
Verilog
HDL
语言设计的
交通灯
设计
Verilog HDL语言设计的交通灯设计...
2017-02-02
121 次
1075 浏览
7
基于
FPGA
和
Verilog
的
交通灯
设计
基于FPGA和Verilog的交通灯控制器设计...
2018-01-09
1 次
106 浏览
8
基于
Verilog
-
HDL
的
交通灯
控制器设计
基于Verilog-HDL的交通灯控制器设计这是一份非常不错的资料,欢迎下载,希望对您有帮助!...
2021-12-20
2 次
1804 浏览
9
基于
FPGA
的多功能数字钟的设计与实现 内附有详尽的
Verilog
HDL
源码
基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码,其功能主要有:时间设置,时间显示,跑表,分频,日期设置,日期显示等...
2013-08-18
72 次
1408 浏览
10
基于
FPGA
的多功能数字钟的设计与实现 内附有详尽的
Verilog
HDL
源码
基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码,其功能主要有:时间设置,时间显示,跑表,分频,日期设置,日期显示等...
2016-09-06
114 次
1155 浏览
👋
欢迎回来
登录账号获取更多技术资源
×
加载中...
加载登录表单中...
🎁
免费注册送10积分
加入电子工程师专属资源平台
×
加载中...
加载注册表单中...
🔒
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
🔒
需要登录
登录后即可使用更多功能!
×
🎁
新用户注册立即送10积分
积分可用于下载资源,免费获取优质资料
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源