搜索结果
找到约 141 项符合
TestBench 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (72)
- 其他书籍 (11)
- 可编程逻辑 (7)
- 教程资料 (6)
- 嵌入式/单片机编程 (4)
- Linux/Unix编程 (4)
- 技术资料 (4)
- 学术论文 (3)
- 加密解密 (3)
- 单片机开发 (3)
- 软件设计/软件工程 (3)
- VIP专区 (2)
- allegro (1)
- 单片机编程 (1)
- 开发工具 (1)
- 仿真技术 (1)
- 电子书籍 (1)
- 文件格式 (1)
- 其他嵌入式/单片机内容 (1)
- 其他 (1)
- 并行计算 (1)
- Windows CE (1)
- 串口编程 (1)
- 微处理器开发 (1)
- 书籍源码 (1)
- 中间件编程 (1)
- 系统设计方案 (1)
- 资料/手册 (1)
- 无线通信 (1)
- VHDL/Verilog/EDA源码 (1)
- 书籍 (1)
可编程逻辑 Virtex-5 GTP Transceiver Wizar
The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-speed serial GTP transceivers in Virtex™-5 LXT and SXT devices. The menu-driven interface allows one or more GTP transceivers to be configured using pre-definedtemplates for popular industry standa ...
可编程逻辑 UART 4 UART参考设计，Xilinx提供VHDL代码
UART 4 UART参考设计，Xilinx提供VHDL代码 uart_vhdl
This zip file contains the following folders:
 \vhdl_source  -- Source VHDL files:
     uart.vhd  - top level file
     txmit.vhd - transmit portion of uart
 &nb ...
仿真技术 Altera Modelsim学习笔记
我近期计划陆续整理出以下几个方面的学习笔记：初学 ModelSimSE 时被迷糊了几天的若干概念；在 ModelSimSE 中添加 ALTERA 仿真库的详细步骤；用 ModelSimSE 进行功能仿真和时序仿真的方法（ALTERA 篇）；ModelSimSE 中常用到的几个命令及 DO文件的学习笔记；近来学到的几招 TestBench 的技巧
...
VHDL/FPGA/Verilog VHDL实现ALU的源代码
VHDL实现ALU的源代码，并且提供了一个详细的testbench！
加密解密 MD5算法的verilog实现
MD5算法的verilog实现，同时包含有testbench。
VHDL/FPGA/Verilog 专门做处理器和周边接口的著名ipcore厂商CAST出品的UART H16550
专门做处理器和周边接口的著名ipcore厂商CAST出品的UART H16550 ，包含完整的使用说明手册、testbench、可综合，如果被网站认可，将继续上传其余的几个更好的core。
VHDL/FPGA/Verilog 波形发生器
波形发生器，带TESTBENCH，
多平台
-- the design makes use of the new shift operators available in the VHDL-93 std
-- this design passes the Synplify synthesis check
-- download from: www.fpga.com.cn & www.pld.com.cn
VHDL/FPGA/Verilog 这是06年4月刚刚完成的程序
这是06年4月刚刚完成的程序，从opencore.org下载而来。用vhdl语言描写，以及matlab仿真，testbench，以及在xinlinx上的综合。
The MDCT core is two dimensional discrete cosine transform implementation designed for use in compression systems like JPEG. Architecture is based on parallel distributed arithmetic ...
VHDL/FPGA/Verilog 我是VHDL的初学者
我是VHDL的初学者，这是我自己编译的简单的几个VHDL码，功能有3-8解码器及其testbench,16位寄存器及其testbench和交通灯。
希望能和其他初学者一起讨论学习，并得到高手的指点
VHDL/FPGA/Verilog 16位的移位寄存器
16位的移位寄存器，加上testbench,可以在modelsim里面运行~