搜索结果
找到约 183 项符合
TestBench 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (73)
- 技术资料 (41)
- 其他书籍 (12)
- 可编程逻辑 (7)
- 教程资料 (6)
- Linux/Unix编程 (4)
- 嵌入式/单片机编程 (4)
- 学术论文 (3)
- 加密解密 (3)
- 单片机开发 (3)
- 软件设计/软件工程 (3)
- 电子书籍 (2)
- VIP专区 (2)
- 书籍 (1)
- 单片机编程 (1)
- VHDL/Verilog/EDA源码 (1)
- 无线通信 (1)
- 仿真技术 (1)
- 书籍源码 (1)
- 其他 (1)
- 技术书籍 (1)
- 资料/手册 (1)
- 开发工具 (1)
- allegro (1)
- 串口编程 (1)
- 文件格式 (1)
- USB编程 (1)
- 微处理器开发 (1)
- Windows CE (1)
- 系统设计方案 (1)
- 中间件编程 (1)
- 其他嵌入式/单片机内容 (1)
- 并行计算 (1)
技术资料 编写高效Vivado-HLS工程testbench的三个要素
该文档为编写高效Vivado-HLS工程testbench的三个要素介绍，是一份不错的参考文档，可以看一看。
VHDL/FPGA/Verilog 一个超前进位加法器（及其testbench) .v文件
一个超前进位加法器（及其testbench)
.v文件
VHDL/FPGA/Verilog flash接口控制器的VHDL以及verilog源代码和Testbench程序
flash接口控制器的VHDL以及verilog源代码和Testbench程序
VHDL/FPGA/Verilog 一个8位微处理器的VHDL代码以及testbench
一个8位微处理器的VHDL代码以及testbench
嵌入式/单片机编程 FEATURES • 16 bit PIPE Spec PCI Express Testbench • Link training • Initial Flo
FEATURES
&#8226 16 bit PIPE Spec PCI Express Testbench
&#8226 Link training
&#8226 Initial Flow Control
&#8226 Packet Classes for easy to build PHY,DLLP and TLP packets
&#8226 DLLP 16 bit CRC and TLP LCRC generation
&#8226 Sequence Number generation and checking
&#8226 ACK TLP packets
&#8226 ...
VHDL/FPGA/Verilog 是用verilog写得加法器以及计数器里面有测试文件（testbench）
是用verilog写得加法器以及计数器里面有测试文件（testbench），对于初学者来说这个可以用来参考下
VHDL/FPGA/Verilog 用于verlilog自动产生testbench的脚本 用法：gen_tb <yourfilename>
用于verlilog自动产生testbench的脚本
用法：gen_tb <yourfilename>
书籍源码 夏宇闻8位RISC_CPU的完整代码+TESTBENCH（已调试） modelsim工程文件
夏宇闻8位RISC_CPU的完整代码+TESTBENCH（已调试）
modelsim工程文件，包括书中所测试的三个程序和相关数据，绝对可用~所有信号名均遵从原书。在论坛中没有找到testbench的，只有一个mcu的代码，但很多和书中的是不一样的，自己改了下下~`````大家多多支持啊~`我觉得书中也还是有些不尽如人意的地方，如clk_gen.v中clk2,clk ...
VHDL/FPGA/Verilog 內含fulladder結構檔,電路檔,測試檔(testbench)以及執行檔(.do)
內含fulladder結構檔,電路檔,測試檔(testbench)以及執行檔(.do)
VHDL/FPGA/Verilog Variable Reduction Testbench通过对变量进行相关性分析来实现减少变量的目的。
Variable Reduction Testbench通过对变量进行相关性分析来实现减少变量的目的。