dpll_xor.v

来自「这是基于verilog语言写的」· Verilog 代码 · 共 10 行

module DPLL_xor(fin,fout,se);
output se;
input  fin,fout;
reg    se;
always @( fin or  fout)
   begin
       if(fin==fout) se<=0;
       else if(fin!=fout) se<=1;
   end
endmodule