⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 hdlc.tan.rpt

📁 该工程是基于verilog hdl 语言编写的帧传输协议HDLC帧的发送端代码
💻 RPT
📖 第 1 页 / 共 5 页
字号:
; N/A                                     ; 153.26 MHz ( period = 6.525 ns )                    ; control:control1|count1[0] ; shift32:shift|crc_reg[2]   ; clk        ; clk      ; None                        ; None                      ; 6.323 ns                ;
; N/A                                     ; 153.26 MHz ( period = 6.525 ns )                    ; control:control1|count1[0] ; shift32:shift|crc_reg[3]   ; clk        ; clk      ; None                        ; None                      ; 6.323 ns                ;
; N/A                                     ; 153.26 MHz ( period = 6.525 ns )                    ; control:control1|count1[0] ; shift32:shift|crc_reg[4]   ; clk        ; clk      ; None                        ; None                      ; 6.323 ns                ;
; N/A                                     ; 153.40 MHz ( period = 6.519 ns )                    ; control:control1|count1[4] ; shift32:shift|crc_reg[1]   ; clk        ; clk      ; None                        ; None                      ; 6.317 ns                ;
; N/A                                     ; 153.40 MHz ( period = 6.519 ns )                    ; control:control1|count1[4] ; shift32:shift|crc_reg[2]   ; clk        ; clk      ; None                        ; None                      ; 6.317 ns                ;
; N/A                                     ; 153.40 MHz ( period = 6.519 ns )                    ; control:control1|count1[4] ; shift32:shift|crc_reg[3]   ; clk        ; clk      ; None                        ; None                      ; 6.317 ns                ;
; N/A                                     ; 153.40 MHz ( period = 6.519 ns )                    ; control:control1|count1[4] ; shift32:shift|crc_reg[4]   ; clk        ; clk      ; None                        ; None                      ; 6.317 ns                ;
; N/A                                     ; 153.59 MHz ( period = 6.511 ns )                    ; control:control1|count2[1] ; shift32:shift|crcout       ; clk        ; clk      ; None                        ; None                      ; 6.281 ns                ;
; N/A                                     ; 153.87 MHz ( period = 6.499 ns )                    ; shift32:shift|flag         ; control:control1|count1[0] ; clk        ; clk      ; None                        ; None                      ; 6.325 ns                ;
; N/A                                     ; 153.87 MHz ( period = 6.499 ns )                    ; shift32:shift|flag         ; control:control1|count1[1] ; clk        ; clk      ; None                        ; None                      ; 6.325 ns                ;
; N/A                                     ; 154.01 MHz ( period = 6.493 ns )                    ; control:control1|count1[5] ; control:control1|sel1      ; clk        ; clk      ; None                        ; None                      ; 6.291 ns                ;
; N/A                                     ; 154.18 MHz ( period = 6.486 ns )                    ; control:control1|count1[1] ; control:control1|count3[1] ; clk        ; clk      ; None                        ; None                      ; 6.284 ns                ;
; N/A                                     ; 154.25 MHz ( period = 6.483 ns )                    ; control:control1|count1[1] ; control:control1|count3[2] ; clk        ; clk      ; None                        ; None                      ; 6.281 ns                ;
; N/A                                     ; 154.37 MHz ( period = 6.478 ns )                    ; shift32:shift|flag         ; shift32:shift|crc_reg[0]   ; clk        ; clk      ; None                        ; None                      ; 6.304 ns                ;
; N/A                                     ; 154.37 MHz ( period = 6.478 ns )                    ; shift32:shift|flag         ; shift32:shift|crc_reg[6]   ; clk        ; clk      ; None                        ; None                      ; 6.304 ns                ;
; N/A                                     ; 154.37 MHz ( period = 6.478 ns )                    ; shift32:shift|flag         ; shift32:shift|crc_reg[5]   ; clk        ; clk      ; None                        ; None                      ; 6.304 ns                ;
; N/A                                     ; 154.39 MHz ( period = 6.477 ns )                    ; control:control1|count1[0] ; shift32:shift|count[3]     ; clk        ; clk      ; None                        ; None                      ; 6.275 ns                ;
; N/A                                     ; 154.39 MHz ( period = 6.477 ns )                    ; control:control1|count1[0] ; shift32:shift|count[0]     ; clk        ; clk      ; None                        ; None                      ; 6.275 ns                ;
; N/A                                     ; 154.39 MHz ( period = 6.477 ns )                    ; control:control1|count1[0] ; shift32:shift|count[4]     ; clk        ; clk      ; None                        ; None                      ; 6.275 ns                ;
; N/A                                     ; 154.39 MHz ( period = 6.477 ns )                    ; control:control1|count1[0] ; shift32:shift|count[2]     ; clk        ; clk      ; None                        ; None                      ; 6.275 ns                ;
; N/A                                     ; 154.39 MHz ( period = 6.477 ns )                    ; control:control1|count1[0] ; shift32:shift|count[1]     ; clk        ; clk      ; None                        ; None                      ; 6.275 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                            ;                            ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------+
; tsu                                                                                ;
+-------+--------------+------------+--------+----------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From   ; To                         ; To Clock ;
+-------+--------------+------------+--------+----------------------------+----------+
; N/A   ; None         ; 8.677 ns   ; ept    ; shift32:shift|crcout       ; clk      ;
; N/A   ; None         ; 8.638 ns   ; ept    ; control:control1|count1[2] ; clk      ;
; N/A   ; None         ; 8.638 ns   ; ept    ; control:control1|count1[3] ; clk      ;
; N/A   ; None         ; 8.545 ns   ; ept    ; control:control1|count1[4] ; clk      ;
; N/A   ; None         ; 8.461 ns   ; ept    ; shift32:shift|crc_reg[15]  ; clk      ;
; N/A   ; None         ; 8.461 ns   ; ept    ; shift32:shift|crc_reg[14]  ; clk      ;
; N/A   ; None         ; 8.461 ns   ; ept    ; shift32:shift|crc_reg[13]  ; clk      ;
; N/A   ; None         ; 8.432 ns   ; ept    ; shift32:shift|crc_reg[10]  ; clk      ;
; N/A   ; None         ; 8.432 ns   ; ept    ; shift32:shift|crc_reg[9]   ; clk      ;
; N/A   ; None         ; 8.432 ns   ; ept    ; shift32:shift|crc_reg[8]   ; clk      ;
; N/A   ; None         ; 8.432 ns   ; ept    ; shift32:shift|crc_reg[7]   ; clk      ;
; N/A   ; None         ; 8.432 ns   ; ept    ; shift32:shift|crc_reg[11]  ; clk      ;
; N/A   ; None         ; 8.432 ns   ; ept    ; shift32:shift|crc_reg[12]  ; clk      ;
; N/A   ; None         ; 8.398 ns   ; ept    ; shift32:shift|dout         ; clk      ;
; N/A   ; None         ; 8.346 ns   ; ept    ; shift32:shift|crc_reg[4]   ; clk      ;
; N/A   ; None         ; 8.346 ns   ; ept    ; shift32:shift|crc_reg[3]   ; clk      ;
; N/A   ; None         ; 8.346 ns   ; ept    ; shift32:shift|crc_reg[2]   ; clk      ;
; N/A   ; None         ; 8.346 ns   ; ept    ; shift32:shift|crc_reg[1]   ; clk      ;
; N/A   ; None         ; 8.298 ns   ; ept    ; shift32:shift|count[5]     ; clk      ;
; N/A   ; None         ; 8.298 ns   ; ept    ; shift32:shift|count[1]     ; clk      ;
; N/A   ; None         ; 8.298 ns   ; ept    ; shift32:shift|count[2]     ; clk      ;
; N/A   ; None         ; 8.298 ns   ; ept    ; shift32:shift|count[4]     ; clk      ;
; N/A   ; None         ; 8.298 ns   ; ept    ; shift32:shift|count[0]     ; clk      ;
; N/A   ; None         ; 8.298 ns   ; ept    ; shift32:shift|count[3]     ; clk      ;
; N/A   ; None         ; 8.205 ns   ; ept    ; control:control1|count1[5] ; clk      ;
; N/A   ; None         ; 8.194 ns   ; ept    ; control:control1|count2[0] ; clk      ;
; N/A   ; None         ; 8.194 ns   ; ept    ; control:control1|count2[1] ; clk      ;
; N/A   ; None         ; 8.194 ns   ; ept    ; control:control1|count2[2] ; clk      ;
; N/A   ; None         ; 8.194 ns   ; ept    ; control:control1|count2[3] ; clk      ;
; N/A   ; None         ; 8.184 ns   ; ept    ; shift32:shift|count1[2]    ; clk      ;
; N/A   ; None         ; 8.184 ns   ; ept    ; shift32:shift|count1[0]    ; clk      ;
; N/A   ; None         ; 8.184 ns   ; ept    ; shift32:shift|count1[3]    ; clk      ;
; N/A   ; None         ; 8.085 ns   ; ept    ; control:control1|sel1      ; clk      ;
; N/A   ; None         ; 8.041 ns   ; ept    ; control:control1|count1[1] ; clk      ;
; N/A   

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -