hdlc.tan.rpt

该工程是基于verilog hdl 语言编写的帧传输协议HDLC帧的发送端代码

; N/A                                     ; 144.53 MHz ( period = 6.919 ns )                    ; shift32:shift|flag         ; shift32:shift|crc_reg[13]  ; clk        ; clk      ; None                        ; None                      ; 6.717 ns                ;
; N/A                                     ; 144.53 MHz ( period = 6.919 ns )                    ; shift32:shift|flag         ; shift32:shift|crc_reg[14]  ; clk        ; clk      ; None                        ; None                      ; 6.717 ns                ;
; N/A                                     ; 144.53 MHz ( period = 6.919 ns )                    ; shift32:shift|flag         ; shift32:shift|crc_reg[15]  ; clk        ; clk      ; None                        ; None                      ; 6.717 ns                ;
; N/A                                     ; 145.14 MHz ( period = 6.890 ns )                    ; shift32:shift|flag         ; shift32:shift|crc_reg[12]  ; clk        ; clk      ; None                        ; None                      ; 6.688 ns                ;
; N/A                                     ; 145.14 MHz ( period = 6.890 ns )                    ; shift32:shift|flag         ; shift32:shift|crc_reg[11]  ; clk        ; clk      ; None                        ; None                      ; 6.688 ns                ;
; N/A                                     ; 145.14 MHz ( period = 6.890 ns )                    ; shift32:shift|flag         ; shift32:shift|crc_reg[7]   ; clk        ; clk      ; None                        ; None                      ; 6.688 ns                ;
; N/A                                     ; 145.14 MHz ( period = 6.890 ns )                    ; shift32:shift|flag         ; shift32:shift|crc_reg[8]   ; clk        ; clk      ; None                        ; None                      ; 6.688 ns                ;
; N/A                                     ; 145.14 MHz ( period = 6.890 ns )                    ; shift32:shift|flag         ; shift32:shift|crc_reg[9]   ; clk        ; clk      ; None                        ; None                      ; 6.688 ns                ;
; N/A                                     ; 145.14 MHz ( period = 6.890 ns )                    ; shift32:shift|flag         ; shift32:shift|crc_reg[10]  ; clk        ; clk      ; None                        ; None                      ; 6.688 ns                ;
; N/A                                     ; 145.39 MHz ( period = 6.878 ns )                    ; control:control1|count1[1] ; shift32:shift|crc_reg[1]   ; clk        ; clk      ; None                        ; None                      ; 6.676 ns                ;
; N/A                                     ; 145.39 MHz ( period = 6.878 ns )                    ; control:control1|count1[1] ; shift32:shift|crc_reg[2]   ; clk        ; clk      ; None                        ; None                      ; 6.676 ns                ;
; N/A                                     ; 145.39 MHz ( period = 6.878 ns )                    ; control:control1|count1[1] ; shift32:shift|crc_reg[3]   ; clk        ; clk      ; None                        ; None                      ; 6.676 ns                ;
; N/A                                     ; 145.39 MHz ( period = 6.878 ns )                    ; control:control1|count1[1] ; shift32:shift|crc_reg[4]   ; clk        ; clk      ; None                        ; None                      ; 6.676 ns                ;
; N/A                                     ; 145.58 MHz ( period = 6.869 ns )                    ; control:control1|count1[5] ; shift32:shift|crc_reg[13]  ; clk        ; clk      ; None                        ; None                      ; 6.639 ns                ;
; N/A                                     ; 145.58 MHz ( period = 6.869 ns )                    ; control:control1|count1[5] ; shift32:shift|crc_reg[14]  ; clk        ; clk      ; None                        ; None                      ; 6.639 ns                ;
; N/A                                     ; 145.58 MHz ( period = 6.869 ns )                    ; control:control1|count1[5] ; shift32:shift|crc_reg[15]  ; clk        ; clk      ; None                        ; None                      ; 6.639 ns                ;
; N/A                                     ; 145.86 MHz ( period = 6.856 ns )                    ; shift32:shift|flag         ; shift32:shift|dout         ; clk        ; clk      ; None                        ; None                      ; 6.682 ns                ;
; N/A                                     ; 145.86 MHz ( period = 6.856 ns )                    ; control:control1|count1[0] ; shift32:shift|crcout       ; clk        ; clk      ; None                        ; None                      ; 6.626 ns                ;
; N/A                                     ; 145.99 MHz ( period = 6.850 ns )                    ; control:control1|count1[4] ; shift32:shift|crcout       ; clk        ; clk      ; None                        ; None                      ; 6.620 ns                ;
; N/A                                     ; 146.18 MHz ( period = 6.841 ns )                    ; control:control1|count1[2] ; shift32:shift|crc_reg[13]  ; clk        ; clk      ; None                        ; None                      ; 6.611 ns                ;
; N/A                                     ; 146.18 MHz ( period = 6.841 ns )                    ; control:control1|count1[2] ; shift32:shift|crc_reg[14]  ; clk        ; clk      ; None                        ; None                      ; 6.611 ns                ;
; N/A                                     ; 146.18 MHz ( period = 6.841 ns )                    ; control:control1|count1[2] ; shift32:shift|crc_reg[15]  ; clk        ; clk      ; None                        ; None                      ; 6.611 ns                ;
; N/A                                     ; 146.20 MHz ( period = 6.840 ns )                    ; control:control1|count1[5] ; shift32:shift|crc_reg[12]  ; clk        ; clk      ; None                        ; None                      ; 6.610 ns                ;
; N/A                                     ; 146.20 MHz ( period = 6.840 ns )                    ; control:control1|count1[5] ; shift32:shift|crc_reg[11]  ; clk        ; clk      ; None                        ; None                      ; 6.610 ns                ;
; N/A                                     ; 146.20 MHz ( period = 6.840 ns )                    ; control:control1|count1[5] ; shift32:shift|crc_reg[7]   ; clk        ; clk      ; None                        ; None                      ; 6.610 ns                ;
; N/A                                     ; 146.20 MHz ( period = 6.840 ns )                    ; control:control1|count1[5] ; shift32:shift|crc_reg[8]   ; clk        ; clk      ; None                        ; None                      ; 6.610 ns                ;
; N/A                                     ; 146.20 MHz ( period = 6.840 ns )                    ; control:control1|count1[5] ; shift32:shift|crc_reg[9]   ; clk        ; clk      ; None                        ; None                      ; 6.610 ns                ;
; N/A                                     ; 146.20 MHz ( period = 6.840 ns )                    ; control:control1|count1[5] ; shift32:shift|crc_reg[10]  ; clk        ; clk      ; None                        ; None                      ; 6.610 ns                ;
; N/A                                     ; 146.41 MHz ( period = 6.830 ns )                    ; control:control1|count1[1] ; shift32:shift|count[3]     ; clk        ; clk      ; None                        ; None                      ; 6.628 ns                ;
; N/A                                     ; 146.41 MHz ( period = 6.830 ns )                    ; control:control1|count1[1] ; shift32:shift|count[0]     ; clk        ; clk      ; None                        ; None                      ; 6.628 ns                ;
; N/A                                     ; 146.41 MHz ( period = 6.830 ns )                    ; control:control1|count1[1] ; shift32:shift|count[4]     ; clk        ; clk      ; None                        ; None                      ; 6.628 ns                ;
; N/A                                     ; 146.41 MHz ( period = 6.830 ns )                    ; control:control1|count1[1] ; shift32:shift|count[2]     ; clk        ; clk      ; None                        ; None                      ; 6.628 ns                ;
; N/A                                     ; 146.41 MHz ( period = 6.830 ns )                    ; control:control1|count1[1] ; shift32:shift|count[1]     ; clk        ; clk      ; None                        ; None                      ; 6.628 ns                ;
; N/A                                     ; 146.41 MHz ( period = 6.830 ns )                    ; control:control1|count1[1] ; shift32:shift|count[5]     ; clk        ; clk      ; None                        ; None                      ; 6.628 ns                ;
; N/A                                     ; 146.43 MHz ( period = 6.829 ns )                    ; control:control1|count1[0] ; control:control1|count2[3] ; clk        ; clk      ; None                        ; None                      ; 6.627 ns                ;
; N/A                                     ; 146.43 MHz ( period = 6.829 ns )                    ; control:control1|count1[0] ; control:control1|count2[2] ; clk        ; clk      ; None                        ; None                      ; 6.627 ns                ;
; N/A                                     ; 146.43 MHz ( period = 6.829 ns )                    ; control:control1|count1[0] ; control:control1|count2[1] ; clk        ; clk      ; None                        ; None                      ; 6.627 ns                ;
; N/A                                     ; 146.43 MHz ( period = 6.829 ns )                    ; control:control1|count1[0] ; control:control1|count2[0] ; clk        ; clk      ; None                        ; None                      ; 6.627 ns                ;
; N/A                                     ; 146.56 MHz ( period = 6.823 ns )                    ; control:control1|count1[4] ; control:control1|count2[3] ; clk        ; clk      ; None                        ; None                      ; 6.621 ns                ;
; N/A                                     ; 146.56 MHz ( period = 6.823 ns )                    ; control:control1|count1[4] ; control:control1|count2[2] ; clk        ; clk      ; None                        ; None                      ; 6.621 ns                ;
; N/A                                     ; 146.56 MHz ( period = 6.823 ns )                    ; control:control1|count1[4] ; control:control1|count2[1] ; clk        ; clk      ; None                        ; None                      ; 6.621 ns                ;
; N/A                                     ; 146.56 MHz ( period = 6.823 ns )                    ; control:control1|count1[4] ; control:control1|count2[0] ; clk        ; clk      ; None                        ; None                      ; 6.621 ns                ;
; N/A                                     ; 146.56 MHz ( period = 6.823 ns )                    ; control:control1|count1[5] ; control:control1|reset2    ; clk        ; clk      ; None                        ; None                      ; 6.621 ns                ;
; N/A                                     ; 146.69 MHz ( period = 6.817 ns )                    ; control:control1|count1[0] ; control:control1|count1[3] ; clk        ; clk      ; None                        ; None                      ; 6.615 ns                ;
; N/A                                     ; 146.69 MHz ( period = 6.817 ns )                    ; control:control1|count1[0] ; control:control1|count1[2] ; clk        ; clk      ; None                        ; None                      ; 6.615 ns                ;
; N/A                                     ; 146.76 MHz ( period = 6.814 ns )                    ; shift32:shift|flag         ; control:control1|reset2    ; clk        ; clk      ; None                        ; None                      ; 6.640 ns                ;
; N/A                                     ; 146.80 MHz ( period = 6.812 ns )                    ; control:control1|count1[2] ; shift32:shift|crc_reg[12]  ; clk        ; clk      ; None                        ; None                      ; 6.582 ns                ;
; N/A                                     ; 146.80 MHz ( period = 6.812 ns )                    ; control:control1|count1[2] ; shift32:shift|crc_reg[11]  ; clk        ; clk      ; None                        ; None                      ; 6.582 ns                ;
; N/A                                     ; 146.80 MHz ( period = 6.812 ns )                    ; control:control1|count1[2] ; shift32:shift|crc_reg[7]   ; clk        ; clk      ; None                        ; None                      ; 6.582 ns                ;
; N/A                                     ; 146.80 MHz ( period = 6.812 ns )                    ; control:control1|count1[2] ; shift32:shift|crc_reg[8]   ; clk        ; clk      ; None                        ; None                      ; 6.582 ns                ;
; N/A                                     ; 146.80 MHz ( period = 6.812 ns )                    ; control:control1|count1[2] ; shift32:shift|crc_reg[9]   ; clk        ; clk      ; None                        ; None                      ; 6.582 ns                ;
; N/A                                     ; 146.80 MHz ( period = 6.812 ns )                    ; control:control1|count1[2] ; shift32:shift|crc_reg[10]  ; clk        ; clk      ; None                        ; None                      ; 6.582 ns                ;
; N/A                                     ; 146.82 MHz ( period = 6.811 ns )                    ; control:control1|count1[4] ; control:control1|count1[3] ; clk        ; clk      ; None                        ; None                      ; 6.609 ns                ;
; N/A                                     ; 146.82 MHz ( period = 6.811 ns )                    ; control:control1|count1[4] ; control:control1|count1[2] ; clk        ; clk      ; None                        ; None                      ; 6.609 ns                ;
; N/A                                     ; 146.93 MHz ( period = 6.806 ns )                    ; control:control1|count1[5] ; shift32:shift|dout         ; clk        ; clk      ; None                        ; None                      ; 6.604 ns                ;
; N/A                                     ; 146.97 MHz ( period = 6.804 ns )                    ; shift32:shift|flag         ; shift32:shift|crc_reg[1]   ; clk        ; clk      ; None                        ; None                      ; 6.630 ns                ;
; N/A                                     ; 146.97 MHz ( period = 6.804 ns )                    ; shift32:shift|flag         ; shift32:shift|crc_reg[2]   ; clk        ; clk      ; None                        ; None                      ; 6.630 ns                ;
; N/A                                     ; 146.97 MHz ( period = 6.804 ns )                    ; shift32:shift|flag         ; shift32:shift|crc_reg[3]   ; clk        ; clk      ; None                        ; None                      ; 6.630 ns                ;
; N/A                                     ; 146.97 MHz ( period = 6.804 ns )                    ; shift32:shift|flag         ; shift32:shift|crc_reg[4]   ; clk        ; clk      ; None                        ; None                      ; 6.630 ns                ;
; N/A                                     ; 147.17 MHz ( period = 6.795 ns )                    ; control:control1|count1[2] ; control:control1|reset2    ; clk        ; clk      ; None                        ; None                      ; 6.593 ns                ;
; N/A                                     ; 147.54 MHz ( period = 6.778 ns )                    ; control:control1|count1[2] ; shift32:shift|dout         ; clk        ; clk      ; None                        ; None                      ; 6.576 ns                ;
; N/A                                     ; 148.02 MHz ( period = 6.756 ns )                    ; shift32:shift|flag         ; shift32:shift|count[3]     ; clk        ; clk      ; None                        ; None                      ; 6.582 ns                ;
; N/A                                     ; 148.02 MHz ( period = 6.756 ns )                    ; shift32:shift|flag         ; shift32:shift|count[0]     ; clk        ; clk      ; None                        ; None                      ; 6.582 ns                ;
; N/A                                     ; 148.02 MHz ( period = 6.756 ns )                    ; shift32:shift|flag         ; shift32:shift|count[4]     ; clk        ; clk      ; None                        ; None                      ; 6.582 ns                ;
; N/A                                     ; 148.02 MHz ( period = 6.756 ns )                    ; shift32:shift|flag         ; shift32:shift|count[2]     ; clk        ; clk      ; None                        ; None                      ; 6.582 ns                ;
; N/A                                     ; 148.02 MHz ( period = 6.756 ns )                    ; shift32:shift|flag         ; shift32:shift|count[1]     ; clk        ; clk      ; None                        ; None                      ; 6.582 ns                ;
; N/A                                     ; 148.02 MHz ( period = 6.756 ns )                    ; shift32:shift|flag         ; shift32:shift|count[5]     ; clk        ; clk      ; None                        ; None                      ; 6.582 ns                ;
; N/A                                     ; 148.06 MHz ( period = 6.754 ns )                    ; control:control1|count1[5] ; shift32:shift|crc_reg[1]   ; clk        ; clk      ; None                        ; None                      ; 6.552 ns                ;