📦 基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明 FPGA - 免费下载

基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。

module top(

input                       clk,

input                       rst_n,

//vga output        

output                      vga_out_hs, //vga horizontal synchronization         

output                      vga_out_vs, //vga vertical synchronization                  

output[4:0]                 vga_out_r,  //vga red

output[5:0]                 vga_out_g,  //vga green

output[4:0]                 vga_out_b   //vga blue

);

wire                            video_clk;

wire                            video_hs;

wire                            video_vs;

wire                            video_de;

wire[7:0]                       video_r;

wire[7:0]                       video_g;

wire[7:0]                       video_b;

assign vga_out_hs = video_hs;

assign vga_out_vs = video_vs;

assign vga_out_r  = video_r[7:3]; //discard low bit data

assign vga_out_g  = video_g[7:2]; //discard low bit data

assign vga_out_b  = video_b[7:3]; //discard low bit data

//generate video pixel clock

video_pll video_pll_m0(

.inclk0(clk),

.c0(video_clk));

color_bar color_bar_m0(

.clk(video_clk),

.rst(~rst_n),

.hs(video_hs),

.vs(video_vs),

.de(video_de),

.rgb_r(video_r),

.rgb_g(video_g),

.rgb_b(video_b)

);

endmodule

点击标签查看更多相关资源：