基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明 DR - 免费下载
技术资料资源
文件大小：5211 K
📋 资源详细信息
💡 温馨提示：本资源由用户 lostxc 上传分享，仅供学习交流使用。如有侵权，请联系我们删除。
资源简介
基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明，DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的
TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用同步接口方式所有的信号都是时钟信号。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。
timescale 1ps/1ps
module top
(
input clk,
input rst_n,
output[1:0] led,
output sdram_clk, //sdram clock
output sdram_cke, //sdram clock enable
output sdram_cs_n, //sdram chip select
output sdram_we_n, //sdram write enable
output sdram_cas_n, //sdram column address strobe
output sdram_ras_n, //sdram row address strobe
output[1:0] sdram_dqm, //sdram data enable
output[1:0] sdram_ba, //sdram bank address
output[12:0] sdram_addr, //sdram address
inout[15:0] sdram_dq //sdram data
);
parameter MEM_DATA_BITS = 16 ; //external memory user interface data width
parameter ADDR_BITS = 24 ; //external memory user interface address width
parameter BUSRT_BITS = 10 ; //external memory user interface burst width
parameter BURST_SIZE = 128 ; //burst size
wire wr_burst_data_req; // from external memory controller,write data request ,before data 1 clock
wire wr_burst_finish; // from external memory controller,burst write finish
立即下载此资源
提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip
资源说明
下载说明
- 下载需消耗 2积分
- 24小时内重复下载不扣分
- 支持断点续传
- 资源永久有效
使用说明
- 下载后用解压软件解压
- 推荐 WinRAR 或 7-Zip
- 如有密码请查看说明
- 解压后即可使用
积分获取
- 上传资源获得积分
- 每日签到免费领取
- 邀请好友注册奖励
- 查看详情 →