您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog

VHDL/FPGA/Verilog 8194个

自己课程设计写的程序

标签: 程序发布者:__catcher上传时间:2015-10-19
自己写的课程设计

标签: 发布者:vicegle上传时间:2015-10-19
本源码是高速并行乘法器的设计源码

标签: 源码乘法器高速并行发布者:spy0207上传时间:2015-10-18
本VHDL源代码由顶层模块、测频模块、驱动模块、计算模块、LCD显示模块、复位模块组成

标签: 模块 VHDL LCD 源代码发布者:smashup上传时间:2015-10-18
mips prcessor in Verilog and vhdl

标签: prcessor Verilog mips vhdl 发布者:as7512158上传时间:2015-10-17
crc校验功能

标签: crc 发布者:wujiahui1pm上传时间:2015-10-17
二进制到格雷码转换ASD ASD ASD ASD ASD

标签: ASD 二进制格雷码转换发布者:yhw002上传时间:2015-10-17
四人抢答器的实现

标签: 抢答器发布者:hushanlyn上传时间:2015-10-17
数字钟的实现

标签: 数字发布者:xushenghao001上传时间:2015-10-17
VHDL代码

标签: VHDL 代码发布者:xieqinplay上传时间:2015-10-16
VHDL实现任意整数分频

标签: VHDL 整数分频发布者:wzy1上传时间:2015-10-15
7． IIC 接口EEPROM 存取实验按动开发板键盘某个键CPLD 将拨码开关的数据写入EEPROM 的某个地址

标签: EEPROM CPLD IIC 接口发布者:jecksonchen上传时间:2015-10-15
模拟交通灯实验模拟路口的红黄绿交通灯的变化过程

标签: 模拟交通灯实验交通灯变化发布者:sea_and_sun上传时间:2015-10-15
VHDL实现数字时钟

标签: VHDL 数字时钟发布者:rylzll上传时间:2015-10-15
Language writes with VHDL demonstrates the design on the monitor the source program用VHDL 语言写的在显示器上显示

标签: the VHDL demonstrates Language 发布者:aspen上传时间:2015-10-14
语音编码的VHDL源码,已经调试通过.压缩文件中包括调试过程代码.

标签: VHDL 语音编码源码代码发布者:yyjpu上传时间:2015-10-14
用TI DSP汇编指令进行程序设计：“TIC54XDSP汇编程序设计-卷积

标签: XDSP DSP TIC 程序设计发布者:spy0207上传时间:2015-10-14
PS2的程序

标签: PS2 程序发布者:zhhw254774338上传时间:2015-10-13
atlral初学练习 vhdl实例联系

标签: atlral vhdl 发布者:linux_open_lab上传时间:2015-10-12
FPGA设计的时钟！很特别

标签: FPGA 时钟发布者:bling上传时间:2015-10-12
在LCD上显示事先就输入好的字符,可以任意改变的

标签: LCD 输入字符改变发布者:lvuxinwu上传时间:2015-10-12
本实验利用PS/2接口实现了与鼠标通信

标签: PS 实验接口鼠标发布者:jiangleip531上传时间:2015-10-12
由system generator生成

标签: generator system 发布者:my上传时间:2015-10-10
verilog语言写的sdram控制器—命令响应模块代码

标签: verilog sdram 语言控制器发布者:vbkechengsheji上传时间:2015-10-10
Altera公司开发板1s40 CF卡通用例程（初始化、读、写、测试等）

标签: Altera 1s40 开发板初始化发布者:zergwyk上传时间:2015-10-10
Altera公司开发板1c20 CF卡通用例程（初始化、读、写、测试等）

标签: Altera 1c20 开发板初始化发布者:renyumeng上传时间:2015-10-10
计费器设计中速度控制模块、里程计数模块、计费计数模块vhdl源代码

标签: vhdl 数模计费器模块发布者:ccdn2615上传时间:2015-10-08
FPGA-CPLD_DesignTool(8-9-10)源代码请需要的朋友下载

标签: FPGA-CPLD_DesignTool 10 源代码发布者:zhaoyanguangaaa上传时间:2015-10-08
FPGA-CPLD_DesignTool(example7),需要的朋友可以下载

标签: FPGA-CPLD_DesignTool example7 发布者:forchwei上传时间:2015-10-08
FPGA-CPLD_DesignTool,事例程序3-4陆续上传请需要的朋友下载

标签: FPGA-CPLD_DesignTool 程序发布者:xhaibo上传时间:2015-10-08