欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
自己课程设计写的程序
自己课程设计写的程序
VHDL/FPGA/Verilog
4 K
155 次下载
2015-10-19
资源详细信息
文件格式
压缩包
文件大小
4 K
资源分类
VHDL/FPGA/Verilog
上传者
__catcher
发布时间
2015-10-19 00:14
下载统计
155
次
所需积分
2 积分
自己课程设计写的程序 - 资源详细说明
自己课程设计写的程序,用FPGA控制ADC0809的转换时序来完成模/数转换,然后将转换完的数字信号传递给0832
自己课程设计写的程序 - 源码文件列表
本资源包含 2 个源码文件
支持在线预览,点击文件名即可查看
1
说明.txt
查看源码
2
fpga采集.doc
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 自己课程设计写的程序
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#FPGA
#ADC0809
#模数转换
相关VHDL/FPGA/Verilog资源推荐
1
自己课程设计写的程序
自己课程设计写的程序,用FPGA控制ADC0809的转换时序来完成模/数转换,然后将转换完的数字信号传递给0832...
2015-10-19
155 次
1058 浏览
2
自己 写的课程设计
自己 写的课程设计 ,用vhdl写的模拟洗衣机,希望对大家有帮助...
2015-10-19
169 次
1087 浏览
3
自己的课程设计
自己的课程设计,用汇编语言写的一个能实现加减乘除的程序。...
2016-05-19
42 次
1044 浏览
4
自己做的课程设计
自己做的课程设计,传上来和大家分享,如果谁能用到就用啊...
2017-06-24
194 次
1053 浏览
5
自己做的vhdl课程设计
自己做的vhdl课程设计,交通灯:实现主干道倒计时,分别为30,20,5秒,分情况:当主干道有车时,红黄绿交替,当只一个道路上有车时,那个道的交通灯变绿色,利用max+plus2做成,使用flex80...
2017-02-03
69 次
1064 浏览
6
自己刚做的课程设计
自己刚做的课程设计,实现日历输出,并保存在文件中(运行过程输入保存的文件名)...
2013-12-23
168 次
1059 浏览
7
课程设计自己编写的一个进程调度演示程序
课程设计自己编写的一个进程调度演示程序,界面很好,但是只有就绪和执行的调度,没有做等待状态的调度,毕竟时间太短...
2015-03-29
41 次
1065 浏览
8
自己写的数据结构课程程序
自己写的数据结构课程程序,包括链表、树、图等实验...
2014-07-01
169 次
1071 浏览
9
两个自己编写的C++课程设计程序:一个是通讯录程序
两个自己编写的C++课程设计程序:一个是通讯录程序,一个是学生成绩管理系统程序。...
2014-01-23
194 次
1106 浏览
10
自己课程设计做的 用JAVA的画板程序
自己课程设计做的 用JAVA的画板程序...
2013-12-31
20 次
1090 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源