提供《数字时钟vhdl实现》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 316 K），包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用
1
FILE
sel.bsf
3.1 KB
包内组件
2
FILE
clock.map.rpt
11.9 KB
包内组件
3
FILE
fen100.vhd
981 B
包内组件
4
FILE
fen60.bsf
2.1 KB
包内组件
5
FILE
clock.fit.eqn
43.3 KB
包内组件
6
FILE
clock.map.eqn
33 KB
包内组件
7
FILE
fen24.vhd
1.3 KB
包内组件
8
FILE
clock.asm.rpt
6.9 KB
包内组件
9
FILE
clock.map.rpt (子目录 #2)
15.1 KB
包内组件
10
FILE
clock.fit.eqn (子目录 #2)
25.1 KB
包内组件
11
FILE
clock.map.eqn (子目录 #2)
24.4 KB
包内组件
12
FILE
clock.asm.rpt (子目录 #2)
6.6 KB
包内组件