您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog

VHDL/FPGA/Verilog 8194个

使用Verilog HDL 實現AES硬體加解密

标签: Verilog HDL AES 加解密发布者:jinhongfei0528上传时间:2016-08-25
在UP3开发板上已经验证过的VHDL代码。精确到十分之一秒

标签: VHDL UP3 开发板代码发布者:heyuyutu上传时间:2016-08-25
5阶fir滤波器

标签: fir 滤波器发布者:l991090150上传时间:2016-08-25
曼彻斯特编码的VHDL源程序?顾固乇嗦氲腣HDL源程序

标签: VHDL HDL 源程序曼彻斯特编码发布者:pc1667pc1667上传时间:2016-08-24
链路铜梁调整机制的实现方案

标签: 链路铜整机实现方案发布者:zjf646上传时间:2016-08-24
一个电梯控制模拟程序做得很好有很形象的动画展示

标签: 电梯控制模拟动画程序发布者:wanglp094上传时间:2016-08-24
这个文件中使用verilog hdl简单的利用基本运算实现了微型的cpu设计开发过程

标签: verilog hdl cpu 运算发布者:wanglp094上传时间:2016-08-24
实时电话计费系统是企业、事业单位信息管理的一个重要组成部分。介绍了一种用FPGA 器件实现电话计费系统的方法, 并给出了设计框图和详细设计过程, 设计采用Verilog_HDL 硬件语言。

标签: Verilog_HDL FPGA 电话计费系统发布者:guozhongjiesg02上传时间:2016-08-24
基于bcd码校时的数字钟

标签: bcd 校时数字发布者:haibokaishi2006上传时间:2016-08-24
用VHDL硬件描述语言完成秒表的设计

标签: VHDL 硬件描述语言发布者:god_dog上传时间:2016-08-24
VHDL 很有价值的27实例,对于新手很有帮助

标签: VHDL 价值发布者:yubo0808140725上传时间:2016-08-23
串行转并行SerialtoParallelConverter

标签: SerialtoParallelConverter 串行并行发布者:dhgagfdagfdsdgf上传时间:2016-08-23
实现DDS频率可调得VHDL程序

标签: VHDL DDS 频率可调程序发布者:zyb上传时间:2016-08-23
加法器用VerilogHDL实现加罗华域加法器

标签: VerilogHDL 加法器发布者:lhf123290507上传时间:2016-08-22
帧同步Verilog HDL源程序实现接收机的同步功能

标签: Verilog HDL 帧同步源程序发布者:fq335288450上传时间:2016-08-22
实现4倍抽取的CIC抽取滤波器模块的Verilog实现

标签: Verilog CIC 抽取滤波器模块发布者:maizhongyun上传时间:2016-08-21
实现了VHDL乘法器

标签: VHDL 乘法器发布者:xiao11tian上传时间:2016-08-21
DDS正弦信号发生器频率和相位连续可调。频率最大2M

标签: DDS 频率正弦信号发生器相位发布者:likefunv上传时间:2016-08-21
Altera公司开发的用于其FPGA的的Nios软核入门介绍

标签: Altera FPGA Nios 软核发布者:a215290209上传时间:2016-08-21
用VHDL实现频率计

标签: VHDL 频率计发布者:hz5305259上传时间:2016-08-20
AD9289的控制使用Verilog语言

标签: Verilog 9289 AD 控制发布者:zcflion上传时间:2016-08-20
FPGA 实现基于ISA接口的3路编码器计数

标签: FPGA ISA 接口编码器发布者:wzsq12上传时间:2016-08-20
2對4解多工可以用來擴充至4對8解多工經硬體驗證過可用

标签: 发布者:mislrb上传时间:2016-08-20
实现6位数据宽度的并串转换

标签: 数据宽转换发布者:pangbo888上传时间:2016-08-20
FUNDAMENTALS OF DIGITAL LOGIC WITH VERILOG DESIGN 将verilog和数电很好的结合在一起讲解

标签: FUNDAMENTALS DIGITAL VERILOG verilog 发布者:Fiona1207上传时间:2016-08-20
《Verilog HDL程序设计教程》源代码

标签: Verilog HDL 程序设计教程发布者:yuexiaolin12345上传时间:2016-08-20
VHDL编写的ADI锁相环控制程序

标签: VHDL ADI 编写控制发布者:zhaobaoru上传时间:2016-08-20
包含大量得实例,用于学习verilog语言.

标签: verilog 语言发布者:qq448792326上传时间:2016-08-19
Altera de2开发板提供的配套软件程序

标签: Altera de2 开发板软件发布者:diablo_he1987上传时间:2016-08-19
8051core-Verilog 用Verilog写的8051内核很不错的

标签: 8051 core-Verilog Verilog 内核发布者:singwolf上传时间:2016-08-19