用ＶＨＤＬ语言实现８位十进制计数器的设计，计数结果用实验板上8个数码管显示
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用
1
FILE
count_deng.map.eqn
1.2 KB
包内组件
2
FILE
count_deng.qpf
1.5 KB
包内组件
3
FILE
count_deng.qws
184 B
包内组件
4
FILE
count_deng.fit.rpt
26.4 KB
包内组件
5
FILE
count_deng.asm.rpt
7.4 KB
包内组件
6
FILE
sim.cfg
2 B
包内组件
7
FILE
count_deng.map.summary
291 B
包内组件
8
FILE
count_deng.fit.eqn
1.4 KB
包内组件
9
FILE
count_deng.done
26 B
包内组件
10
FILE
count_deng.flow.rpt
3.9 KB
包内组件
11
FILE
count_deng.pin
13 KB
包内组件
12
FILE
count_deng.tan.summary
1.1 KB
包内组件