虫虫首页|资源下载|资源专辑|精品软件
登录|注册

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输

alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输

  • 资源大小：908 K
  • 上传时间： 2013-12-25
  • 上传用户：pore
  • 资源积分：2 下载积分
  • 标      签： alteral VERILOG DCFIFO FPGA

资 源 简 介

alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输 ，值得学习。

相 关 资 源

您 可 能 感 兴 趣 的

虫虫下载站版权所有 京ICP备2021023401号-1