一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S - 免费下载

VHDL/FPGA/Verilog资源文件大小：404 K

📋 资源详细信息

文件格式

RAR

所属分类

VHDL/FPGA/Verilog

上传用户

autojacky

上传时间

2013-12-01 01:30

文件大小

404 K

所需积分

2 积分

推荐指数

⭐⭐⭐⭐⭐ (5/5)

💡 温馨提示：本资源由用户 autojacky 上传分享，仅供学习交流使用。如有侵权，请联系我们删除。

资源简介

一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S，用三位数码管显示。（1）倒计时：通过小键盘可以实现设定计时时间（以秒为单位，最大计时时间为99.9秒）。通过键盘实现计时开始、计时结束。当所设定的倒计时间到达00.0S后，自动停止倒计时，同时响铃。（2）顺计时：初始值为00.0S，通过键盘实现开始计时和结束计时功能。计时结束后，显示记录的时间。（3）用三个发光二极管正确显示以下状态：倒计时状态、顺计时状态、待机状态。（4）每当接收到有效按键时，蜂鸣器发出提示声。顺计时在一次计时中可以记录三个不同的结束时间，并能通过按键显示三次所记录的时间。

源码文件列表

📂 共 120 个源码文件点击文件名可在线查看源代码

1 📄

watch.fit.summary

大小: 310 B

📦 一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S - 免费下载

📋 资源详细信息

📄 资源简介

💻 源码文件列表

💾 立即下载此资源

📖 资源说明

📥 下载说明

📦 使用说明

🎁 积分获取

🏷️ 相关标签

🔗 相关资源推荐

一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S - 免费下载

资源简介

源码文件列表

立即下载此资源

资源说明

相关标签

相关资源推荐