虫虫虫开发者社区

上传资源

使用VHDL语言描述的单精度浮点处理器。源代码来自国外网站。可实现单精度浮点数的加减乘运算。

VHDL/FPGA/Verilog 17 K 164 次下载 2016-05-04

资源详细信息

文件格式

RAR

文件大小

17 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2016-05-04 20:19

下载统计

164 次

所需积分

2 积分

使用VHDL语言描述的单精度浮点处理器。源代码来自国外网站。可实现单精度浮点数的加减乘运算。 - 资源详细说明

使用VHDL语言描述的单精度浮点处理器。源代码来自国外网站。可实现单精度浮点数的加减乘运算。

使用VHDL语言描述的单精度浮点处理器。源代码来自国外网站。可实现单精度浮点数的加减乘运算。 - 源码文件列表

本资源包含 9 个源码文件支持在线预览，点击文件名即可查看

1

post_norm_arch.vhd

2

add_sub27_arch.vhd

3

pre_norm_fmul_arch.vhd

4

fpu_arch.vhd

5

mul_r2_arch.vhd

6

pre_norm_arch.vhd

7

fpu_compile_scr.txt

8

div_r2_arch.vhd

9

except_arch.vhd

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载使用VHDL语言描述的单精度浮点处理器。源代码来自国外网站。

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#VHDL #浮点运算 #FPGA

相关VHDL/FPGA/Verilog资源推荐