欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
eda课程设计:数字钟--vhdl语言全部源代码
eda课程设计:数字钟--vhdl语言全部源代码
VHDL/FPGA/Verilog
2 K
130 次下载
2014-01-22
资源详细信息
文件格式
压缩包
文件大小
2 K
资源分类
VHDL/FPGA/Verilog
上传者
atom0722
发布时间
2014-01-22 11:44
下载统计
130
次
所需积分
2 积分
eda课程设计:数字钟--vhdl语言全部源代码 - 资源详细说明
eda课程设计:数字钟--vhdl语言全部源代码
eda课程设计:数字钟--vhdl语言全部源代码 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
dzzh.txt
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 eda课程设计:数字钟--vhdl语言全部源代码
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#EDA
#VHDL
#数字钟
相关VHDL/FPGA/Verilog资源推荐
1
EDA
课程设计:
数字钟
--
VHDL
语言全部源代码
EDA课程设计:数字钟--VHDL语言全部源代码...
2014-01-22
130 次
1494 浏览
2
EDA
课设\
VHDL
语言数字秒表设计
在EDA课程设计中要求用VHDL语言设计一个数字秒表 源码及课题报告如下...
2025-05-13
6 次
635 浏览
3
是
EDA
设计的
数字钟
的
VHDL
语言程序
是EDA设计的数字钟的VHDL语言程序,可用Max+Plus2进行编译,仿真并下载到芯片中。...
2016-04-30
134 次
1113 浏览
4
基于
VHDL
语言的
数字钟
设计
具有以24小时制时、分、秒计时、显示功能; 具有清零,调节小时、分钟的功能;...
2024-12-01
8 次
9801 浏览
5
电子课程设计
数字钟
的源代码
电子课程设计数字钟的源代码,已在试验箱上实现,定义了管脚。可以调整时间...
2017-02-19
109 次
1070 浏览
6
用高速硬件语言
VHDL
设计的全功能
数字钟
用高速硬件语言VHDL设计的全功能数字钟,经测试运行稳定...
2016-12-26
62 次
1041 浏览
7
EDA
课程设计实例-----数字电子闹钟的设计
EDA课程设计实例-----数字电子闹钟的设计...
2016-07-20
95 次
1061 浏览
8
数字系统与
VHDL
程序设计语言,更好的学习
EDA
.
数字系统与VHDL程序设计语言,更好的学习EDA....
2014-11-18
101 次
1073 浏览
9
基于
VHDL
语言
数字钟
基于VHDL的数字钟,可以清零,置数,闹钟功能...
2017-07-26
3 次
43 浏览
10
FFT的
VHDL
语言程序,属于电子
EDA
,
VHDL
语言设计
FFT的VHDL语言程序,属于电子EDA,VHDL语言设计...
2014-12-07
147 次
1057 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源