欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
其他嵌入式/单片机内容
›
在ISE下用verilog开发的16位进位现行加法器
在ISE下用verilog开发的16位进位现行加法器
其他嵌入式/单片机内容
28 K
189 次下载
2013-12-17
资源详细信息
文件格式
RAR
文件大小
28 K
资源分类
其他嵌入式/单片机内容
上传者
feitiandy001
发布时间
2013-12-17 08:22
下载统计
189
次
所需积分
2 积分
在ISE下用verilog开发的16位进位现行加法器 - 资源详细说明
在ISE下用verilog开发的16位进位现行加法器
在ISE下用verilog开发的16位进位现行加法器 - 源码文件列表
本资源包含 14 个源码文件
支持在线预览,点击文件名即可查看
1
_info
查看源码
2
verilog.asm
查看源码
3
_primary.dat
查看源码
4
_primary.vhd
查看源码
5
verilog.asm
查看源码
6
_primary.dat
查看源码
7
_primary.vhd
查看源码
8
add16_adv.v
查看源码
9
add16_adv.cr.mti
查看源码
10
add16_adv.v.bak
查看源码
11
testbench.v
查看源码
12
vsim.wlf
查看源码
13
add16_adv.mpf
查看源码
14
testbench.v.bak
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 在ISE下用verilog开发的16位进位现行加法器
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关其他嵌入式/单片机内容资源:
#Verilog
#加法器
#FPGA
相关其他嵌入式/单片机内容资源推荐
1
在ISE下用
Verilog
开发的16位进位现行
加法器
在ISE下用Verilog开发的16位进位现行加法器...
2013-12-17
189 次
1084 浏览
2
Verilog
实现16*16位乘法器
Verilog实现16*16位乘法器,带测试文件...
2013-12-18
118 次
1168 浏览
3
用VHADL和
Verilog
HDL实现带进位的8位加减法器。
用VHADL和Verilog HDL实现带进位的8位加减法器。...
2016-07-12
81 次
1809 浏览
4
Verilog
写的 8 位超前进位
加法器
Verilog写的 8 位超前进位加法器...
2017-07-01
163 次
1277 浏览
5
16位
加法器
16位加法器,需要的拿去,经仿真试验成功的...
2016-01-30
101 次
1108 浏览
6
一个超前进位
加法器
的
Verilog
实现
一个超前进位加法器的Verilog实现,内含测试文件,可以综合,非常有参考价值...
2014-01-04
166 次
1213 浏览
7
4位二进制并行进位
加法器
4位二进制并行进位加法器的源程序,简易易懂,适合初学者看!...
2026-01-03
2 次
32 浏览
8
高达16位
加法器
的实现
高达16位加法器的实现,工作环境在ISE,modesim,该例程较为详细!...
2014-06-19
160 次
1100 浏览
9
Verilog
下 16位除法算法程序
Verilog 下 16位除法算法程序,高精度,固定17个时钟周期...
2013-11-26
111 次
1058 浏览
10
64位
Verilog
加法器
64位Verilog加法器,希望对大家有帮助...
2016-05-24
139 次
1219 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源