欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
分频器 几次分频欧次分频 vhdl 语言实现
分频器 几次分频欧次分频 vhdl 语言实现
VHDL/FPGA/Verilog
9 K
81 次下载
2015-05-14
资源详细信息
文件格式
ZIP
文件大小
9 K
资源分类
VHDL/FPGA/Verilog
上传者
sun67512945
发布时间
2015-05-14 00:42
下载统计
81
次
所需积分
2 积分
分频器 几次分频欧次分频 vhdl 语言实现 - 资源详细说明
分频器 几次分频欧次分频 vhdl 语言实现
分频器 几次分频欧次分频 vhdl 语言实现 - 源码文件列表
本资源包含 3 个源码文件
支持在线预览,点击文件名即可查看
1
freq_counter.vhd
查看源码
2
disp4_muxed.vhd
查看源码
3
bcdcounter4.vhd
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 分频器 几次分频欧次分频 vhdl 语言实现
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#分频器
#VHDL
#时钟分频
相关VHDL/FPGA/Verilog资源推荐
1
分频器
几次分频欧次分频
VHDL
语言实现
分频器 几次分频欧次分频 VHDL 语言实现...
2015-05-14
81 次
1082 浏览
2
用
VHDL
语言实现六分频
用VHDL语言实现六分频,并且已经通过编译和仿真。由此可举一反三,实现任意偶数次分频。...
2015-09-19
156 次
1149 浏览
3
使用
VHDL
语言写的一些奇次和偶次分频源程序
使用VHDL语言写的一些奇次和偶次分频源程序,在使用CPLD/FPGA的过程中有一定的参考价值...
2013-12-18
32 次
1112 浏览
4
VHDL
语言描述
分频器
VHDL语言描述分频器,实现2、4、8、16……分频,经过实践...
2013-12-30
199 次
1127 浏览
5
VHDL
语言的高频
时钟分频
模块。一种新的
分频器
实现方法。
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。...
2017-07-21
170 次
1113 浏览
6
一个可实现多倍(次)
分频器
VHDL
源代码设计
一个可实现多倍(次)分频器VHDL源代码设计...
2014-01-27
114 次
1134 浏览
7
用
VHDL
实现的
分频器
用VHDL实现的分频器,可产生任意对主时钟的分频,从而是实现不同频率pwm的控制...
2016-06-01
128 次
1160 浏览
8
VHDL
分频器
VHDL分频器,利用分频比较错法,要实现K=324/28=8.3571428571...的分频周期为28,18个8分频和10个9分频循环,所以设一个0到27的循环计数器,每当1、4、7、10、13、1...
2013-11-29
183 次
1217 浏览
9
VHDL
语言写的基数
分频器
VHDL语言写的基数分频器,多平台,通过MODESIM仿真...
2015-07-20
164 次
1069 浏览
10
VHDL
语言编写三分频
VHDL语言编写三分频,可以扩展实现任意奇数...
2013-12-01
37 次
1087 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源