代码搜索结果
找到约 10,000 项符合
V 的代码
lcd.v
module lcd(clk,rst,lcd_e,lcd_rw,lcd_rs,data);
input clk,rst;
output lcd_e,lcd_rw,lcd_rs;
output [7:0] data;
reg lcd_e,lcd_rw,lcd_rs;
reg [7:0] data;
reg [10:0] state;
reg flag;
reg
serial.v
/*
本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。
程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控制器,10个bit是1位起始位,8个数据位,1个结束位。
串口的波特律由程序中定义的di<mark>v</mark>_par参数决定,更改该参数可以实现相应的波特率。程序当前设定的di<mark>v</mark>_par 的值
是0x104,对应的波特率是9600。用 ...
keyscan.v
/*
矩阵键盘实验1:向用户介绍矩阵键盘扫描实现的方法,没有考虑去抖和判断键弹起的问题;把相应的键值显示在数码管上
*/
module keyscan(clk,rst,row,column,dataout,en) ;
input clk,rst;
input[3:0] column;//列线
output[3:0] row;//行线
output[7:0] dataout;/
ledwater.v
/*跑马灯实验:利用计数器轮流点亮LED灯,实现各种动态效果。
*/
module ledwater(clk,rst,dataout);
input clk,rst;
output[11:0] dataout;
reg[11:0] dataout;
reg[22:0] cnt;
always@(posedge clk or negedge rst )
begin
dial.v
/*
读入拨码开关8位0 1状态在8位7段数码管相应位上显示0或1。
*/
module dial(clk,rst,datain,dataout,en);
input clk,rst;
input[7:0] datain;
output[7:0] dataout;
reg[7:0] dataout;
output[7:0] en;
reg[7:0] en;
reg[15
mcu.v
////////////////////////////////////////////////////////////////////////////////
// Company:
// Engineer:
//
// Create Date: 17:45:29 02/21/06
// Design Name:
// Module Name: mcu
/
clock.v
/*
本实验实现一个能显示小时,分钟,秒的数字时钟。
*/
module clock(clk,rst,dataout,en);
input clk,rst;
output[7:0] dataout;
reg[7:0] dataout;
output[7:0] en;
reg[7:0] en;
reg[3:0] dataout_buf[7:0];
reg[25:0] cn
traffic.v
/*
本实验模拟路口的红黄绿交通灯的变化过程,用LED灯表示交通灯,并在数码管上显示当前状态剩余时间。
红灯持续时间为30秒,黄灯10秒,绿灯30秒
*/
module traffic(clk,rst,dataout,en,lightR,lightY,lightG);
input clk,rst;
output[7:0] dataout;//数码管段数据
reg[7:0] d
params.v
/******************************************************************************
*
* LOGIC CORE: SDR SDRAM Controller - Global Constants
* MODULE NAME: params()
* COMPANY:
command.v
/******************************************************************************
*
* LOGIC CORE: Command module
* MODULE NAME: command()
* COMPANY: Northwest Logi