代码搜索结果
找到约 10,000 项符合
V 的代码
account.v
/*信号定义：
clk： 时钟信号，本例中其频率值为1Hz；
decide： 电话局反馈回来的信号，代表话务种类，"01"表示市话，"10"表示
长话，"11"表示特话；
dispmoney： 用来显示卡内余额，其单位为角，这里假定能显示的最大数额为50元
（500角）；
disptime： 显示本次通话的时长；
write,read：当write信号下降沿到来时写卡，当话卡插入 ...
clock.v
/* 信号定义：
clk： 标准时钟信号，本例中，其频率为4Hz；
clk_1k： 产生闹铃音、报时音的时钟信号，本例中其频率为1024Hz；
mode： 功能控制信号；为0：计时功能；
为1：闹钟功能；
为2：手动校时功能；
turn： 接按键，在手动校时功能时，选择是调整小时，还是分钟；
若长时间按住该键，还可使秒信号清零，用于精确调时；
change： 接按键，手动调整时 ...
verilog.v
// generated by newgenasym Thu Apr 30 11:30:12 2009
module \74ls256 (a, \clr* , cp, \e* , \es* , o, \ps* );
input [8:0] a;
input \clr* ;
input cp;
input \e* ;
input \es* ;
sdram.v
//Legal Notice: (C)2005 Altera Corporation. All rights reserved. Your
//use of Altera Corporation's design tools, logic functions and other
//software and tools, and its AMPP partner logic function
sysid.v
//Legal Notice: (C)2005 Altera Corporation. All rights reserved. Your
//use of Altera Corporation's design tools, logic functions and other
//software and tools, and its AMPP partner logic function
pll.v
// megafunction wizard: %ALTPLL%
// GENERATION: STANDARD
// VERSION: WM1.0
// MODULE: altpll
// ============================================================
// File Name: pll.v
// Megafunctio
epll.v
// megafunction wizard: %ALTPLL%
// GENERATION: STANDARD
// VERSION: WM1.0
// MODULE: altpll
// ============================================================
// File Name: EPLL.v
// Megafuncti
zero.v
//----- ! -------- W A R N I N G -------- ! -----
//----- ! -------- FIR COMPILER GENERATED FILE --- ! -----
//---------------------DO NOT ATTEMPT TO MODIFY! -----
@0 0
@1 0
@2 0
@3
fhtpart.v
module fhtpart(Clk,Reset,FhtStarOne,FhtStarTwo,FhtStarThree,FhtStarFour,
I0,I1,I2,I3,I4,I5,I6,I7,I8,
I9,I10,I11,I12,I13,I14,I15,
Out0,Out1,Out2,Out3,Out4,Out5,Out6,