📄 verilog.v
字号:
// generated by newgenasym Thu Apr 30 11:30:12 2009module \74ls256 (a, \clr* , cp, \e* , \es* , o, \ps* ); input [8:0] a; input \clr* ; input cp; input \e* ; input \es* ; output [8:0] o; input \ps* ; initial begin endendmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -