verilog-ieee

iic 总线 verilog 源代码标准i2c总线

iic 总线 verilog 源代码标准i2c总线，有sda scl 时钟，频率自定

标签： verilog iic i2c 总线

上传时间： 2014-10-26

上传用户：yangbo69
verilog VSIP core,用verilog语言编写

verilog VSIP core,用verilog语言编写，希望对各位朋友有所帮助！

标签： verilog VSIP core 语言

上传时间： 2014-12-06

上传用户：894898248
使用verilog编写分频器

使用verilog编写分频器，包括奇分频和偶分频，可以进行任意奇偶分频

标签： verilog 编写分频器

上传时间： 2016-01-23

上传用户：stvnash
The IEEE Multipath Channel block simulates an indoor UWB channel as described in "A Channel Model fo

The IEEE Multipath Channel block simulates an indoor UWB channel as described in "A Channel Model for Ultrawideband Indoor

标签： Channel Multipath simulates described

上传时间： 2014-01-11

上传用户：ruixue198909
用verilog实现了IIC接口与EEPROM存储器的接口设计

用verilog实现了IIC接口与EEPROM存储器的接口设计，非常实用

标签： verilog EEPROM IIC 接口

上传时间： 2016-01-24

上传用户：邶刖
本VB源程序解决IEEE库的搜索引入EndNote时无文章下载网址的问题

本VB源程序解决IEEE库的搜索引入EndNote时无文章下载网址的问题，它配合使用IEEE苦导出的两个索引格式（文本格式、EndNote格式），解决了无网址问题。

标签： EndNote IEEE 源程序搜索

上传时间： 2016-01-24

上传用户：225588
verilog语法基本入门讲义

verilog语法基本入门讲义，主要内容包括verilog语言介绍，入门，缄默与仿真等。

标签： verilog 讲义

上传时间： 2016-01-24

上传用户：lhc9102
verilog设计练习进阶,针对的读者是 verilog hdl的初学者。

verilog设计练习进阶,针对的读者是 verilog hdl的初学者。

标签： verilog hdl 进阶初学者

上传时间： 2014-01-24

上传用户：thinode
keyboard 的verilog 代码代码绝对经典

keyboard 的verilog 代码代码绝对经典

标签： keyboard verilog 代码

上传时间： 2013-12-21

上传用户：xiaohuanhuan
VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3

VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3

标签： CLK VERILOG 多时钟应用于

上传时间： 2016-01-26

上传用户：wangchong