verilog-ieee

Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。

Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。

标签： Verilog HDL 语言编写

上传时间： 2015-07-18

上传用户：yulg
Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。

Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。

标签： Verilog Modsim iout HDL

上传时间： 2014-01-15

上传用户：lanwei
DSDVCam wraps DirectShow functionality for IEEE 1394 (aka Firewire, iLink) DV camcorders.

DSDVCam wraps DirectShow functionality for IEEE 1394 (aka Firewire, iLink) DV camcorders.

标签： functionality DirectShow camcorders Firewire

上传时间： 2013-12-10

上传用户：zhangzhenyu
用于计算电力系统的导纳计算以一个ieee九节点的系统为例子

用于计算电力系统的导纳计算以一个ieee九节点的系统为例子

标签： ieee 计算电力系统导纳

上传时间： 2013-12-23

上传用户：yuchunhai1990
经典计算机体系结构RISC8的源代码（Verilog）

经典计算机体系结构RISC8的源代码（Verilog），包括CPU、内存、寄存器等的实现

标签： Verilog RISC8 计算机体系结构源代码

上传时间： 2014-12-05

上传用户：daguda
verilog实践教程（包含2个PDF文档）

verilog实践教程（包含2个PDF文档）

标签： verilog 实践教程文档

上传时间： 2014-11-01

上传用户：小儒尼尼奥
IEEE-Std-802.11a标准文档

IEEE-Std-802.11a标准文档，如你需要更多的ＩＥＥＥ标准请联系truewell@anhuinews.com

标签： IEEE-Std 802.11 标准文档

上传时间： 2015-07-24

上传用户：1101055045
SDRAM 控制器的Verilog代码经过综合验证过的.无截压密码

SDRAM 控制器的Verilog代码经过综合验证过的.无截压密码

标签： Verilog SDRAM 控制器代码

上传时间： 2013-12-19

上传用户：semi1981
verilog 32-bit ALU

verilog 32-bit ALU

标签： verilog bit ALU 32

上传时间： 2013-12-18

上传用户：yulg
本原码是基于Verilog HDL语言的FPGA原程序

本原码是基于Verilog HDL语言的FPGA原程序，主要用于测频率，特点主要是可以更快地测频。实时性更高。

标签： Verilog FPGA HDL 语言

上传时间： 2015-08-04

上传用户：15071087253