verilog-ieee

采用Verilog HDL设计

采用Verilog HDL设计，在Altera EP1S10S780C6开发板上实现选取6MHz为基准频率，演奏的是梁祝乐曲

标签： Verilog HDL

上传时间： 2015-04-11

上传用户：chongcongying
这是一个关于地震勘探中SEGY数据格式的说明,其中有关于多种数据格式(IBM,IEEE等)的说明.

这是一个关于地震勘探中SEGY数据格式的说明,其中有关于多种数据格式(IBM,IEEE等)的说明.

标签： SEGY IEEE IBM 数据格式

上传时间： 2015-04-12

上传用户：aappkkee
Verilog编写的M序列发生器

Verilog编写的M序列发生器，希望能对大家带来帮助。

标签： Verilog M序列编写发生器

上传时间： 2014-01-11

上传用户：zhliu007
这是ieee 802.15.4标准

这是ieee 802.15.4标准，也是大名鼎鼎的zigbee mac和phy部分。

标签： ieee 802 15 标准

上传时间： 2013-12-31

上传用户：lifangyuan12
Verilog的学习资料

Verilog的学习资料，可编程器件fpga的开发语言，有重点介绍Verilog的关键语法

标签： Verilog

上传时间： 2014-01-19

上传用户：ynzfm
verilog 实现的jtag ip模块包括了测试程序

verilog 实现的jtag ip模块包括了测试程序

标签： verilog jtag 模块测试程序

上传时间： 2014-12-08

上传用户：叶山豪
Use the verilog language write a MIPS CPU code, and have additional instruction, for example: select

Use the verilog language write a MIPS CPU code, and have additional instruction, for example: selection sort instruction. The code has contain combination circuit and sequenial circuit. CPU have contain ALU, ADD, ALU_CONTROL, DATA_MEMORY, INST_MEMORY, REGISTER, PC, and TESTBRANCH.

标签： instruction additional language example

上传时间： 2014-01-17

上传用户：yyyyyyyyyy
IEEE 802.3 Cyclic Redundancy Check参考设计

IEEE 802.3 Cyclic Redundancy Check参考设计，xilinx提供

标签： Redundancy Cyclic 802.3 Check

上传时间： 2015-04-14

上传用户：ukuk
PLD与8051接口的参考设计 Xilinx提供的verilog源代码

PLD与8051接口的参考设计 Xilinx提供的verilog源代码

标签： verilog Xilinx 8051 PLD

上传时间： 2014-01-01

上传用户：xzt
提出并研制了一种新型电力系统暂态故障模拟再现系统。该系统通过将系统发生故障时故障录波器录下的数据转换为符合IEEE的COMTRADE格式文件

提出并研制了一种新型电力系统暂态故障模拟再现系统。该系统通过将系统发生故障时故障录波器录下的数据转换为符合IEEE的COMTRADE格式文件，经数据处理软件进行分析后由电脑并口送入多功能继电保护测试仪，最终由测试仪还原成故障时的ＰＴ、ＣＴ二次侧电压、电流信号。该系统对继电保护装置参数整定、事故原因查找及分析等有辅助作用。

标签： COMTRADE IEEE 电力系统

上传时间： 2015-04-16

上传用户：koulian