Verilog编写的M序列发生器,希望能对大家带来帮助。
资源简介:Verilog编写的M序列发生器,希望能对大家带来帮助。
上传时间: 2014-01-11
上传用户:zhliu007
资源简介:利用matlab编写的M序列发生器。内容参见《FPGA设计及应用》褚振勇编 西安电子科技大学出版社
上传时间: 2016-08-31
上传用户:dongqiangqiang
资源简介:·基于FPGA的M序列发生器实现
上传时间: 2013-04-24
上传用户:gengxiaochao
资源简介:一个典型的M序列发生器,生成M序列:1110010
上传时间: 2014-01-03
上传用户:sevenbestfei
资源简介:mSequence_generatorM序列发生器.rar是基于MATLAB编器的M序列发生器
上传时间: 2014-02-07
上传用户:ruan2570406
资源简介:基于51单片机实现的M序列发生器(伪随机序列),在Keil编程环境下的源码
上传时间: 2016-10-21
上传用户:banyou
资源简介:基于VHDL的M序列发生器~大家可以作为参考试用看
上传时间: 2014-01-17
上传用户:playboys0
资源简介:· 摘要: 本文研究了由线性反馈移位寄存器(Linear Feedback Shift Registers,LFSR)生成M序列的原理,并对LFSR电路结构作了改进,利用基于现代DSP技术的DSP Builder软件,设计了一种周期、相位可调的M序列发生器.经调试与仿真,结果表明该方法硬件结构简单、开...
上传时间: 2013-07-18
上传用户:fuzhoulinzexu
资源简介:用Verilog编写的一个简单的产生伪随机序列的代码(M序列),比较实用。
上传时间: 2017-06-27
上传用户:dave520l
资源简介:Verilog编写的状态机检测00100序列. 实现 input:...011000010010000... output:...000000000100100... 并且 用测试模块来验证状态是否正确工作
上传时间: 2015-07-14
上传用户:ggwz258
资源简介:让读者对基于VHDL可编程M序列发生器有更深的了解
上传时间: 2014-01-19
上传用户:2404
资源简介:利用Matlab编写求取4级移位寄存器的M序列 设初始序列为:1 1 1 1 通过一个四级的移位寄存器,其中在第三级有负反馈(一个模二加法),即将序列的第三位和第四位相加(如序列1 1 1 1经移位寄存器第一次移位后为0 1 1 1)的值再赋到第一位. 序列的周期为16.
上传时间: 2016-02-14
上传用户:tfyt
资源简介:利用Visual C++编写M序列的生成以及利用给定的M序列采用采样技术生成其他的不同的序列
上传时间: 2014-11-28
上传用户:maizezhen
资源简介:此函数实现了M序列发生器的matlab实现
上传时间: 2014-01-15
上传用户:yuchunhai1990
资源简介:使用Verilog编写的同步FIFO,可通过设置程序中的DEPTH设置FIFO的深度,FIFO_WRITE_CLOCK上升沿向FIFO中写入数据,\r\nFIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。
上传时间: 2013-08-12
上传用户:ljt101007
资源简介:Verilog 编写的I2c协议程序,用于cpld读写EEPROM
上传时间: 2013-08-31
上传用户:csgcd001
资源简介:用Verilog编写的多功能数字钟
上传时间: 2015-02-25
上传用户:王者A
资源简介:这是一个很好的Verilog 编写的8位RISC CPU源码(可做为MCU),并且包括完整的C 语言的测试代码。
上传时间: 2014-01-05
上传用户:李梦晗
资源简介:Verilog编写的32位浮点加法器
上传时间: 2015-03-09
上传用户:372825274
资源简介:Verilog编写的全功能串口
上传时间: 2014-02-11
上传用户:Breathe0125
资源简介:Verilog编写的计算百分比模块
上传时间: 2013-12-17
上传用户:wang0123456789
资源简介:Verilog编写的流水线模块
上传时间: 2015-03-09
上传用户:杜莹12345
资源简介:Verilog编写的alu模块
上传时间: 2015-03-09
上传用户:qb1993225
资源简介:加法器(使用Verilog编写的),虽然简单,但是这也是学习Verilog最基础的东西!希望大家一起学习!
上传时间: 2013-12-10
上传用户:410805624
资源简介:用Verilog编写的网卡芯片rtl级。前仿后仿都通过了,可以在modelsim上运行察看
上传时间: 2015-03-31
上传用户:lxm
资源简介:采用Verilog编写的串口通信程序,采用了状态机设计!程序简单,消耗资源少
上传时间: 2014-12-08
上传用户:yd19890720
资源简介:M序列发生器(简单型码序列发生器-----simple shift register generator)
上传时间: 2014-12-01
上传用户:dbs012280
资源简介:matlab在系统辨识中的应用: 利用六级移位寄存器产生的M序列
上传时间: 2015-05-17
上传用户:Late_Li
资源简介:使用matlab编写的PN序列函数,用来生成PN序列,里面有大量说明
上传时间: 2013-12-12
上传用户:ommshaggar
资源简介:一个非常简单的cpu设计的原代码,是用Verilog编写的
上传时间: 2014-12-08
上传用户:siguazgb