verilog编程

Altera FPGA与CPLD的外部处理器连接方式及编程。

Altera FPGA与CPLD的外部处理器连接方式及编程。

标签： Altera FPGA CPLD 处理器

上传时间： 2013-08-24

上传用户：1159797854
fpga 和cpld 方面的编程实例程序

fpga 和cpld 方面的编程实例程序，很好东西啊，是初学者适宜的参考资料

标签： fpga cpld 方面编程实例

上传时间： 2013-08-26

上传用户：fudong911
多个Verilog和vhdl程序例子

多个Verilog和vhdl程序例子，可以作为初学者参考实例，按照电路结构写出HDL代码

标签： Verilog vhdl 程序

上传时间： 2013-08-26

上传用户：athjac
可编程逻辑器件的开发与应用实验教学大纲

可编程逻辑器件的开发与应用实验教学大纲\r\n本课程是高等院校电气、信息、通信类专业的一门技术基础课。通过本课程的学习，使学生获得数字系统设计和可编程逻辑器件方面的基本概念、基本知识和基本技能，培养他们对数字系统的分析与设计的能力，为后续课程的学习及今后的实际工作打下良好的基础。

标签： 可编程逻辑器件实验教学大纲

上传时间： 2013-08-26

上传用户：shinesyh
fpga-jpeg-verilog在fpga平台使用verilog语言进行jpeg算法实现

fpga-jpeg-verilog在fpga平台使用verilog语言进行jpeg算法实现

标签： fpga-jpeg-verilog verilog fpga jpeg

上传时间： 2013-08-28

上传用户：zoudejile
可编程逻辑器件cpld与单片机双向通信的源程序

可编程逻辑器件cpld与单片机双向通信的源程序

标签： cpld 可编程逻辑器件单片机双向通信

上传时间： 2013-08-28

上传用户：梧桐
Verilog实现的DDS正弦信号发生器和测频测相模块

Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。

标签： Verilog DDS 正弦信号发生器模块

上传时间： 2013-08-28

上传用户：asdfasdfd
VHDL语言编程实现FPGA对点阵液晶1602的驱动

本程序用VHDL语言编程实现FPGA对点阵液晶1602的驱动\r\n

标签： VHDL FPGA 1602 语言

上传时间： 2013-08-29

上传用户：一诺88
verilog HDL 编写的PWM

verilog HDL 编写的PWM，是初学CPLD者入门Z资源，epm7128stc100-10

标签： verilog HDL PWM 编写

上传时间： 2013-08-30

上传用户：aa54
dds设计，生成多种波形，Verilog语言

dds设计，花了一个星期做的,verilog写的，可生成多种波形，频率范围可上M,性能不错。

标签： Verilog dds 波形语言

上传时间： 2013-08-30

上传用户：wentianyou