vERILOG

vERILOGHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。vERILOGHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]

我用过的vERILOG hdl写的SDRAM core源程序,经过测试应用

我用过的vERILOG hdl写的SDRAM core源程序,经过测试应用

标签： vERILOG SDRAM core hdl

上传时间： 2015-03-31

上传用户：15071087253
This free cpu-ip! use vERILOG

This free cpu-ip! use vERILOG

标签： vERILOG cpu-ip This free

上传时间： 2015-04-02

上传用户：lz4v4
基于FPGA的16点FFT快速傅立叶变换的vERILOG源代码。

基于FPGA的16点FFT快速傅立叶变换的vERILOG源代码。

标签： vERILOG FPGA FFT 傅立叶变换

上传时间： 2015-04-02

上传用户：aysyzxzm
vERILOG HDL硬件描述语言的教程

vERILOG HDL硬件描述语言的教程

标签： vERILOG HDL 硬件描述语言教程

上传时间： 2015-04-04

上传用户：lnnn30
8051的vERILOG

8051的vERILOG

标签： vERILOG 8051

上传时间： 2013-12-09

上传用户：498732662
vERILOG的源代码。给出来常用的一些例程

vERILOG的源代码。给出来常用的一些例程，对于vERILOG的使用和学习都有很大的帮助作用。

标签： vERILOG 源代码

上传时间： 2013-12-28

上传用户：lhc9102
用vERILOG写的CORDIC算法实现

用vERILOG写的CORDIC算法实现，很适合做超越函数的运算。通常用于实现正弦乘法，或者坐标变换。

标签： vERILOG CORDIC 算法

上传时间： 2014-11-03

上传用户：it男一枚
vERILOG 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.

vERILOG 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.

标签： vERILOG FPGA 代码经验

上传时间： 2015-04-07

上传用户：bruce
vERILOG 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.

vERILOG 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.

标签： vERILOG FPGA 代码经验

上传时间： 2013-12-25

上传用户：PresidentHuang
vERILOG 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.

vERILOG 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.

标签： vERILOG FPGA 代码经验

上传时间： 2015-04-07

上传用户：498732662

vERILOG

我用过的vERILOG hdl写的SDRAM core源程序,经过测试应用

This free cpu-ip! use vERILOG

基于FPGA的16点FFT快速傅立叶变换的vERILOG源代码。

vERILOG HDL硬件描述语言的教程

8051的vERILOG

vERILOG的源代码。给出来常用的一些例程

用vERILOG写的CORDIC算法实现

vERILOG 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.

vERILOG 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.

vERILOG 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.