用vERILOG编写在FLEX10K上实现的简易CPU
标签： vERILOG FLEX 10K CPU
上传时间： 2015-03-09
上传用户：vodssv
vERILOG编写的32位浮点加法器
标签： vERILOG 编写 浮点 加法器
上传用户：372825274
vERILOG编写的全功能串口
标签： vERILOG 编写 串口
上传时间： 2014-02-11
上传用户：Breathe0125
vERILOG编写的计算百分比模块
标签： vERILOG 编写 分 模块
上传时间： 2013-12-17
上传用户：wang0123456789
vERILOG编写的流水线模块
标签： vERILOG 编写 流水线 模块
上传用户：杜莹12345
vERILOG编写的alu模块
标签： vERILOG alu 编写 模块
上传用户：qb1993225
vERILOG，4、5分频器，5分频器占空比3：2
标签： vERILOG
上传时间： 2015-03-12
上传用户：wanghui2438
主要完成数字电视前端信号处理和缓冲作用的vERILOG源代码，可以直接使用
标签： vERILOG 数字电视 信号处理 源代码
上传时间： 2013-12-18
上传用户：woshiayin
包含UART口的vERILOG源程序，该程序在FPGA上验证通过，可作为芯片设计，或FPGA设计的一个完整IP核，硬件设计的兄弟们可参考一下。
标签： vERILOG UART 源程序
上传时间： 2015-03-14
上传用户：VRMMO
这是一段控制1394芯片的cpld的vERILOG程序,可以参考,在实际项目中已经采用.
标签： vERILOG 1394 cpld 控制
上传用户：ztj182002
