Lattice公司的A vERILOG HDL Test Bench Primer应用手册
标签： Lattice vERILOG Primer Bench
上传时间： 2015-04-25
上传用户：宋桃子
八位的伪随机数产生的vERILOG文件linear-feedback-shift-register
标签： linear-feedback-shift-register vERILOG 伪随机
上传用户：fandeshun
硬件uart源程序vERILOG HDL，即相关文档
标签： vERILOG uart HDL 硬件
上传用户：pompey
vERILOG语言建模资料，从网上整理的，
标签： vERILOG 语言建模
上传时间： 2014-01-05
上传用户：zhuimenghuadie
vERILOG HDL 程序 双路脉冲发生器的代码 包含了键盘控制，LED显示，脉冲发生，脉冲频率测量模块 是我自己写得，希望能对你有帮助，有问题可以mail：shaojunwu1@163.com
标签： vERILOG HDL 程序 代码
上传时间： 2015-04-26
上传用户：wpt
一些很实用的vERILOG源程序，是初学者的好棒手，希望能给需要的人一点帮助，请支持一下。
标签： vERILOG 源程序
上传时间： 2014-01-25
上传用户：lepoke
uart d的vERILOG 程序，可以实现普通串口功能
标签： vERILOG uart 程序
上传时间： 2013-12-29
上传用户：lhc9102
用vERILOG语言在fpga中实现fifo功能！
标签： vERILOG fpga fifo 语言
上传时间： 2015-05-02
上传用户：epson850
用cpld实现曼彻斯特编码 用vERILOG HDL进行曼彻斯特编码，用于通信中
标签： vERILOG cpld HDL 曼彻斯特编码
上传用户：chenbhdt
异步FIFO控制器的设计 主要用于异步先进先出控制器的设计。 所用语言vERILOG HDL.
标签： vERILOG FIFO HDL 控制器
上传时间： 2014-11-05
上传用户：bjgaofei
