v-hdl

用verilog HDL编写的并串转换模块

用verilog HDL编写的并串转换模块，在ISE软件仿真过，也可综合

标签： verilog HDL 编写转换模块

上传时间： 2014-10-10

上传用户：han_zh
Hide and Seek v 4.1 数字隐藏工具

Hide and Seek v 4.1 数字隐藏工具

标签： Hide Seek 4.1 and

上传时间： 2017-07-20

上传用户：asasasas
uart using verilog hdl

uart using verilog hdl

标签： verilog using uart hdl

上传时间： 2017-07-21

上传用户：haoxiyizhong
LinQ SQL TẤ N CÔ NG KIỂ U SQL INJECTION - TÁ C HẠ I VÀ PHÒ NG TR

LinQ SQL TẤ N CÔ NG KIỂ U SQL INJECTION - TÁ C HẠ I VÀ PHÒ NG TRÁ NH

标签： INJECTION SQL LinQ 7844

上传时间： 2013-12-15

上传用户：eclipse
Bitrate adaptation standard V.110 (asynchronous data transmission over ISDN)

Bitrate adaptation standard V.110 (asynchronous data transmission over ISDN)

标签： asynchronous transmission adaptation standard

上传时间： 2017-07-21

上传用户：水口鸿胜电器
V.120 standard (including corrigendum)

V.120 standard (including corrigendum)

标签： corrigendum including standard 120

上传时间： 2017-07-21

上传用户：13188549192
g a w k或GNU awk是由Alfred V. A h o

g a w k或GNU awk是由Alfred V. A h o，Peter J.We i n b e rg e r和Brian W. K e r n i g h a n于1 9 7 7年为U N I X创建的a w k编程语言的较新版本之一。a w k出自创建者姓的首字母。a w k语言（在其所有的版本中）是一种具有很强能力的模式匹配和过程语言。a w k获取一个文件（或多个文件）来查找匹配特定模式的记录。当查到匹配后，即执行所指定的动作。作为一个程序员，你不必操心通过文件打开、循环读每个记录，控制文件的结束，或执行完后关闭文件。

标签： V. Alfred GNU awk

上传时间： 2014-01-02

上传用户：hwl453472107
verilog HDL 代码综合风格

verilog HDL 代码综合风格，非常适合初学者

标签： verilog HDL 代码

上传时间： 2013-12-03

上传用户：xaijhqx
次代码利用verilog HDL来描述的

次代码利用verilog HDL来描述的，可以实现2倍频功能，只是频率有一点误差。

标签： verilog HDL 代码

上传时间： 2014-01-11

上传用户：维子哥哥
本文介绍了乐曲演奏电路的设计与实现中涉及的CPLD／FPGA可编程逻辑控件,开发环境MAX+PLUSⅡ,硬件描述语言HDL以及介绍了在MAX+PLUSⅡ的EDA 软件平台上, 一种基于FPGA 的乐曲

本文介绍了乐曲演奏电路的设计与实现中涉及的CPLD／FPGA可编程逻辑控件,开发环境MAX+PLUSⅡ,硬件描述语言HDL以及介绍了在MAX+PLUSⅡ的EDA 软件平台上, 一种基于FPGA 的乐曲发生器的设计方法, 并给出了设计的顶层电路图和底层模块的VHDL（或AHDL）源程序。该设计的正确性已通过硬件实验得到验证。

标签： FPGA PLUS MAX CPLD

上传时间： 2014-02-01

上传用户：wff