v-hdl

硬件描述语言verilog HDL语法讲解

硬件描述语言verilog HDL语法讲解，附实例，该教程通俗易懂。

标签： verilog HDL 硬件描述语言

上传时间： 2014-12-08

上传用户：yt1993410
　描述了一个8 通道压频转换( ) 数据采集器的硬件设计和实现过程. 该数据采集 V FC 程序原理

　描述了一个8 通道压频转换( ) 数据采集器的硬件设计和实现过程. 该数据采集 V FC 程序原理

标签： FC 压频转换数据采集器数据采集

上传时间： 2013-12-30

上传用户：yxgi5
ADJUSTABLE AND +3.3 V DUAL VOLTAGE REGULATOR WITH DISABLE AND RESET FUNCTIONS

ADJUSTABLE AND +3.3 V DUAL VOLTAGE REGULATOR WITH DISABLE AND RESET FUNCTIONS

标签： ADJUSTABLE AND REGULATOR FUNCTIONS

上传时间： 2016-03-16

上传用户：gonuiln
中文版Verilog HDL 简明教程。HTML格式

中文版Verilog HDL 简明教程。HTML格式，简单易懂，对与初学者而言绝对是好用，易用的东东。

标签： Verilog HTML HDL 简明教程

上传时间： 2013-12-22

上传用户：小眼睛LSL
Computes BER v EbNo curve for convolutional encoding / soft decision Viterbi decoding scheme assum

Computes BER v EbNo curve for convolutional encoding / soft decision Viterbi decoding scheme assuming BPSK. Brute force Monte Carlo approach is unsatisfactory (takes too long) to find the BER curve. The computation uses a quasi-analytic (QA) technique that relies on the estimation (approximate one) of the information-bits Weight Enumerating Function (WEF) using A simulation of the convolutional encoder. Once the WEF is estimated, the analytic formula for the BER is used.

标签： convolutional Computes encoding decision

上传时间： 2013-12-24

上传用户：咔乐坞
Visual C++ 从入门到精通 Visual C++ 6是Microsoft公司最新出品的C++ 6开发工具。本书以详实的内容、精选的示例全面介绍了V

Visual C++ 从入门到精通 Visual C++ 6是Microsoft公司最新出品的C++ 6开发工具。本书以详实的内容、精选的示例全面介绍了V

标签： Visual Microsoft 开发工具

上传时间： 2013-12-09

上传用户：xuanchangri
actel A3P250 fpga用VERILOG HDL语言实现串口功能的源代码

actel A3P250 fpga用VERILOG HDL语言实现串口功能的源代码

标签： VERILOG A3P250 actel fpga

上传时间： 2013-12-23

上传用户：aa17807091
采用Verilog HDL语言编写的数字频率计

采用Verilog HDL语言编写的数字频率计，被测波形分别为方波、三角波和正弦波；采用6个数码管显示结果，三档量程可调，工程价值很高，

标签： Verilog HDL 语言编写

上传时间： 2016-03-21

上传用户：kr770906
采用Verilog HDL语言编写的交通灯控制系统

采用Verilog HDL语言编写的交通灯控制系统，这是一个完整的毕设课题，分别有分频、显示译码、倒计时和动态显示驱动模块，实用价值很高，

标签： Verilog HDL 语言编写

上传时间： 2016-03-21

上传用户：R50974
采用Verilog HDL语言编写的多功能数字钟

采用Verilog HDL语言编写的多功能数字钟，包括四个功能：时间显示与设置、秒表、闹钟、日期显示与设置，源代码对FPGA和CPLD学习者价值很高，

标签： Verilog HDL 语言编写

上传时间： 2016-03-21

上传用户：270189020