VerilogHDL_advanced_digital_design_code_Ch6 Verilog HDL 高级数字设计源码ch6
标签： VerilogHDL_advanced_digital_desig n_code_Ch Verilog HDL
上传时间： 2016-02-12
上传用户：lmeeworm
VerilogHDL_advanced_digital_design_code_Ch7 Verilog HDL 高级数字设计 源码ch7
标签： VerilogHDL_advanced_digital_desig n_code_Ch Verilog HDL
上传时间： 2013-12-23
上传用户：ghostparker
Latest ucFS v.3.10d PC Windows Evaluation Ed., provided with free Flash driver
标签： Evaluation provided Windows Latest
上传时间： 2014-01-01
上传用户：ainimao
实现简单的UART功能,在QUARTUS4.0下编译通过,采用VERILOG HDL编写.
上传时间： 2013-12-18
上传用户：hfmm633
用verilog hdl编写的一些例程，包括加法器/减法器等等，例子较多就不一一列举了
上传时间： 2013-12-20
上传用户：fhzm5658
Generic FIFO, writen in verilog hdl
标签： Generic verilog writen FIFO
上传时间： 2016-02-18
上传用户：zwei41
Design and Test_Verilog HDL——EDA先锋工作室《设计与验证—Verilog HDL》配书源代码，很多使用的实例，并有说明，是学习Verilog 不可多得的好资料。
标签： Test_Verilog HDL Verilog Design
上传时间： 2016-02-18
上传用户：youlongjian0
//构造具有指定的标签的菜单 files = new Menu("文件(F)") compile = new Menu("编辑(E)") see = new Menu("查看(V)") format = new Menu("格式(O)") font = new Menu("字体和颜色(F)...") //在格式菜单下再添加一个字体及颜色的菜单 help = new Menu("帮助(H)") //构造具有指定的标签的菜单项 news = new MenuItem("新建(N)" + " " + "Ctrl+N") open = new MenuItem("打开(O)..." + " " + "Ctrl+O") save = new MenuItem("保存(S)" + " " + "Ctrl+S") other = new MenuItem("另存为(A)...") page = new MenuItem("页面设置(U)...") mim = new MenuItem("打印(P)..." + " " + "Ctrl+P") quit = new MenuItem("退出(X)")
上传时间： 2016-02-27
上传用户：小儒尼尼奥
这个代码特点是由System V的IPC对象信号量和共享内存模拟了多进程间的同步手段--P，V操作，验证了进程间的同步互斥问题
上传时间： 2016-02-29
上传用户：han_zh
数字时钟显示模块,用VERILOG HDL 实现
上传时间： 2016-03-03
上传用户：yiwen213
