📚 fpGA-jpeg-verilog技术资料

📦 资源总数：9912

💻 源代码：48578

探索FPGA JPEG Verilog技术的无限可能，专为电子工程师设计。本标签汇集了9912个精选资源，涵盖从基础到高级的应用实例，帮助您掌握使用Verilog语言在FPGA上实现JPEG图像压缩与解压的核心技能。无论是嵌入式视觉系统、数字信号处理还是多媒体应用开发，这里都有您需要的一切。立即加入，开启您的创新之旅，让项目更加高效、灵活！

🔥 fpGA-jpeg-verilog热门资料

查看全部9912个资源 »

基于FPGA设计数字锁相环

基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案...

📅 2013-08-19 👤 Huge_Brother

FPGA 数字锁相环

基于QUARTUSII软件实现FPGA（ATERA CYCLONE II系列）与SD卡SD模式通信源码

基于QUARTUSII软件实现FPGA（ATERA CYCLONE II系列）与SD卡SD模式通信\r\n所用语言位verilog HDL...

📅 2013-08-20 👤 it男一枚

QUARTUSII CYCLONE ATERA FPGA

arm9_fpga2_verilog是一个可以综合的用verilog写的arm9的ip软核

arm9_fpga2_verilog是一个可以综合的用verilog写的arm9的ip软核，对学习arm和FPGA开发有帮助。...

📅 2013-08-23 👤 xlcky

verilog fpga arm9 arm

fpga功能实现有限字长响应FIR

fpga功能实现有限字长响应FIR，用verilog编写...

📅 2013-08-24 👤 hz07104032

fpga FIR 有限字长

采用FPGA模拟高动态GPS信号源中的C／A码产生器

本文：采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C／A码产生器。C／A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用，通过硬件描述语言VERILOG在ISE中实现电路生成，采用MODELSIM、SYNPLIFY工具分别进行...

📅 2013-08-31 👤 pwcsoft

FPGA GPS 模拟动态