驱动时钟加入了PLL,使得DDS的驱动时钟可变.32位的NCO使得DDS的分辨率可以做到Hz量级
驱动时钟加入了PLL,使得DDS的驱动时钟可变.32位的NCO使得DDS的分辨率可以做到Hz量级
digital+PLL技术资料下载专区,收录738份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
驱动时钟加入了PLL,使得DDS的驱动时钟可变.32位的NCO使得DDS的分辨率可以做到Hz量级
一套客户/服务器模式的备份系统代码,跨平台,支持linux,AIX, IRIX, FreeBSD, Digital Unix (OSF1), Solaris and HP-UX.
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛,本例用VHDL描述了一个锁相环作为参考,源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取...
本文是以數位訊號處理器DSP(Digital Singal Processor)之核心架構為主體的數位式溫度控制器開發,而其主要分為硬體電路與軟體程式兩部分來完成。而就硬體電路來看分為量測電路模組、DSP周邊電路及RS232通訊模組、輸出模...
这样做的目的是要说明的应用提供 电子系统设计师的必要工具 设计和评估锁相环( PLL )的 配置集成电路。
DMX灯光控制系统一 电脑灯DMX512协议信号DMX是Digital Multipiex 的缩写。ESTA是美国娱乐服务与技术协会.
ADV7181B视频解码设置和控制实验 FreeDev Digital Application Board采用了ADI公司的 ADV7181B视频解码芯片。控制接口使用I2C,40H--write,41H---read。
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL,Xilinx的DLL)来进行时钟的分频、倍频以及相移设计,但是,对于时钟要求不太严格的设计,通过自主设计进行时钟分频的实...
Digital ImageProcessing Using MATLAB 数字图像处理(MATLAB版) 冈萨雷斯和伍兹所著 这本书的matlab代码编译后的文件 可以在matlab中使用
samsung推出的s3c2410 soc(可以说是公板)芯片的完整测试代码(官方),外围设备包括ADC,Timer,RTC,IIC,IIS,SPI以及系统的DMA,PLL,Power等.对需要写soc芯片底层驱动的朋友比较有帮助