电路原理图 VHDL/FPGA/Verilog 人工审核无毒

驱动时钟加入了PLL,使得DDS的驱动时钟可变.32位的NCO使得DDS的分辨率可以做到Hz量级

所属分类 VHDL/FPGA/Verilog
文件大小 1978 K
文件格式 RAR 文件
累计下载 32 次
分享作者
发布日期

资料详细技术说明

驱动时钟加入了PLL,使得DDS的驱动时钟可变.32位的NCO使得DDS的分辨率可以做到Hz量级

压缩包内文件清单(共 12 个文件)

已自动扫描归档包内目录结构与文件清单 源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1 FILE
dds_new.asm.rpt 7.2 KB
包内组件
2 FILE
add.bsf 2.2 KB
包内组件
3 FILE
rom_sin_wave0.jpg 105.3 KB
包内组件
4 FILE
pll4_waveforms.html 605 B
包内组件
5 FILE
sinrom.v 6.2 KB
包内组件
6 FILE
acc1_waveforms.html 545 B
包内组件
7 FILE
add0.v 4.7 KB
包内组件
8 FILE
dds_new.qsf 2.3 KB
包内组件
9 FILE
add0_wave0.jpg 89.7 KB
包内组件
10 FILE
acc2_wave0.jpg 107.6 KB
包内组件
11 FILE
acc_waveforms.html 540 B
包内组件
12 FILE
rom0.v 6.2 KB
包内组件

相关VHDL/FPGA/Verilog资料推荐

下载与解压说明

下载积分规则

  • 本资源下载仅需 2 积分
  • 24 小时内重复下载免扣积分
  • VIP 会员享专属免积分高速通道

文件解压指南

  • 推荐使用 7-Zip 或新版 WinRAR 解压
  • 原理图与 PCB 请使用对应 EDA 软件打开
  • 压缩包内源码可直接在上方在线预览

免费获取积分