crc hdl

用于FPGA的Z变化算法的HDL编码

用于FPGA的Z变化算法的HDL编码，包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。

标签： FPGA HDL 变化算法

上传时间： 2016-09-19

上传用户：王楚楚
串口LIFO代码+CRC! 串口队列可以用下

串口LIFO代码+CRC! 串口队列可以用下

标签： LIFO CRC 串口代码

上传时间： 2016-09-19

上传用户：ommshaggar
基于FPGA的crc设计

基于FPGA的crc设计，有一定的参考价值，写的比较详细

标签： FPGA crc

上传时间： 2014-08-26

上传用户：csgcd001
这个文件中是UltraEdit的一些格式化文件说明由于原来的 UltraEdit 不支持 HDL 语言的格式化显示

这个文件中是UltraEdit的一些格式化文件说明由于原来的 UltraEdit 不支持 HDL 语言的格式化显示，把文件解压得到的 wordfile.txt替换其安装目录下的 wordfile.txt 文件即可

标签： UltraEdit HDL 格式化语言

上传时间： 2014-08-28

上传用户：lijinchuan
循环冗余码CRC 检验技术广泛应用于测控及通信领域。CRC 计算可以靠专用的硬件来实现

循环冗余码CRC 检验技术广泛应用于测控及通信领域。CRC 计算可以靠专用的硬件来实现，但是对于低成本的微控制器系统，在没有硬件支持下实现 CRC 检验，关键的问题就是如何通过软件来完成CRC 计算，也就是 CRC 算法的问题。这里将提供三种算法，它们稍有不同，一种适用于程序空间十分苛刻但 CRC 计算速度要求不高的微控制器系统，另一种适用于程序空间较大且 CRC 计算速度要求较高的计算机或微控制器系统，最后一种是适用于程序空间不太大，且CRC计算速度又不可以太慢的微控制器系统。

标签： CRC 循环冗余码应用于测控

上传时间： 2016-09-20

上传用户：VRMMO
适合高速Viterbi译码器的hdl的设计与实现

适合高速Viterbi译码器的hdl的设计与实现

标签： Viterbi hdl 译码器

上传时间： 2014-01-19

上传用户：aeiouetla
用FPGA verilog hdl实现千兆以太网MAC。

用FPGA verilog hdl实现千兆以太网MAC。

标签： verilog FPGA hdl MAC

上传时间： 2014-01-12

上传用户：yuanyuan123
CRC校验中叠加和校验方法的生成

CRC校验中叠加和校验方法的生成，校验等功能函数源码。

标签： CRC 叠加

上传时间： 2014-01-16

上传用户：
可以直接用于工程应用的crc校验VHDL编码里面有详细的规格书

可以直接用于工程应用的crc校验VHDL编码里面有详细的规格书

标签： VHDL crc 工程编码

上传时间： 2013-12-23

上传用户：lepoke
Verilog module containing a synthesizable CRC function // * polynomial: (0 1 8) // * data width: 8

Verilog module containing a synthesizable CRC function // * polynomial: (0 1 8) // * data width: 8

标签： synthesizable containing polynomial function

上传时间： 2016-09-26

上传用户：lacsx