Verilog module containing a synthesizable CRC function // * polynomial: (0 1 8) // * data width: 8 VHDL/FPGA/Verilog 2 K 158 次下载 2016-09-26