使用Verilog HDL 實現AES硬體加解密
标签： Verilog HDL AES 加解密
上传时间： 2016-08-25
上传用户：gdgzhym
该文件为多种CRC校验的不同的verilog实现，开发平台为QUATUS2，可直接运行
标签： verilog CRC
上传时间： 2016-08-26
上传用户：bibirnovis
用verilog HDL产生正弦阶梯波。加da即可输出正弦波
标签： verilog HDL 正弦 输出
上传时间： 2014-01-17
上传用户：wkchong
s200的BCC和CRC校验,可用于与上位机的通讯信息帧检测
标签： s200 BCC CRC 上位机
上传时间： 2013-12-25
上传用户：xuan‘nian
该CRC校验仿真完全符合国际标签卡协议ISO/IEC 14443所规定的CRC_A。是一种按字节进行运算的CRC校验法，且兼顾考虑到了寄存器的初始化赋值。
标签： CRC 14443 CRC_A ISO
上传时间： 2013-12-26
上传用户：a673761058
基于Verilog HDL的异步FIFO设计与实现
标签： Verilog FIFO HDL
上传时间： 2013-12-19
上传用户：a3318966
verilog HDL语言编写的数字秒表，仿真已经通过，可供参考
标签： verilog HDL 语言 编写
上传用户：chfanjiang
《Verilog HDL 语言编程》 异步FIFO设计（基于Verilog)
标签： Verilog FIFO HDL 语言编程
上传时间： 2016-08-30
上传用户：561596
<Verilog HDL 语言编程》 RS(204,188)译码器的设计
标签： Verilog HDL 204 188
上传时间： 2013-11-30
上传用户：lizhen9880
《Verilog HDL语言编程》 常有加法器（基于Verilog）
标签： Verilog HDL 语言编程 加法器
上传时间： 2013-12-18
上传用户：cjf0304
