crc任意位生成多项式 任意位运算 自适应算法 循环冗余校验码(CRC，Cyclic Redundancy Code)是采用多项式的 编码方式，这种方法把要发送的数据看成是一个多项式的系数 ，数据为bn-1bn-2…b1b0 (其中为0或1)，则其对应的多项式为： bn-1Xn-1+bn-2Xn-2+…+b１X+b０ 例如：数据“10010101”可以写为多项式 X７+X４+X２+1。 循环冗余校验CRC 循环冗余校验方法的原理如下： (1) 设要发送的数据对应的多项式为P(x)。 (2) 发送方和接收方约定一个生成多项式G(x)，设该生成多项式 的最高次幂为r。 (3) 在数据块的末尾添加r个0，则其相对应的多项式为M(x)=XrP(x) 。(左移r位) (4) 用M(x)除以G(x)，获得商Q(x)和余式R(x)，则 M(x)=Q(x) ×G(x)+R(x)。 (5) 令T(x)=M(x)+R(x)，采用模2运算，T(x)所对应的数据是在原数 据块的末尾加上余式所对应的数据得到的。 (6) 发送T(x)所对应的数据。 (7) 设接收端接收到的数据对应的多项式为T’(x)，将T’(x)除以G(x) ，若余式为0，则认为没有错误，否则认为有错。
上传时间： 2014-11-28
上传用户：宋桃子
crc程序,C实现,比较实用,
上传时间： 2015-08-10
上传用户：stvnash
本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
上传时间： 2013-12-17
上传用户：ynwbosss
verilog HDL原码 一种简单的同步FIFO原码，可以被综合
上传时间： 2013-12-28
上传用户：qwe1234
CRC-CCITT码: G(x)=X16+X12+X5+1 多项式为 0x08408 用VC++写的DLL 用VB调用的 有调用实例
上传时间： 2015-08-13
上传用户：
HDL Synthesizer and Optimizer Modeling Style Guide
标签： Synthesizer Optimizer Modeling Guide
上传时间： 2013-12-30
上传用户：ippler8
本程序是一个用纯C++编写的CRC校验程序，有兴趣的朋友可以
上传时间： 2014-01-20
上传用户：gmh1314
用veilog HDL编的七段译码显示电路。自己做的第一个此类程序，编译仿真通过，感觉不错
上传时间： 2014-01-25
上传用户：gououo
advanced digital design with the verilog hdl
标签： advanced digital verilog design
上传时间： 2013-12-15
上传用户：爺的气质
32位 CRC 校验原程序c语言，已经通过编译
上传时间： 2015-08-17
上传用户：woshiayin
