crc hdl

8位和16位CRC检验接口程序

8位和16位CRC检验接口程序，在CCS6000下测试通过。

标签： CRC 8位接口程序

上传时间： 2014-01-04

上传用户：fnhhs
Verilog HDL编写的CPU模型

Verilog HDL编写的CPU模型，很经典，比较通用

标签： Verilog HDL CPU 编写

上传时间： 2013-12-24

上传用户：龙飞艇
Verilog HDL编写的总线功能模型

Verilog HDL编写的总线功能模型，十分有用，需要的下载

标签： Verilog HDL 编写总线

上传时间： 2013-12-20

上传用户：ls530720646
多种CRC的算法解释和原理分析

多种CRC的算法解释和原理分析，并有原程序。可以在通讯和文件加密中使用

标签： CRC 算法分

上传时间： 2013-12-23

上传用户：sunjet
比较完善的CRC编码VerilogHDL描述

比较完善的CRC编码VerilogHDL描述

标签： VerilogHDL CRC 比较编码

上传时间： 2015-06-24

上传用户：wangdean1101
xlinix 公司的 SPARTAN-3 片子 Spartan-3E HDL 设计库指南本人正在使用如果需要其他信息的可以和我联系

xlinix 公司的 SPARTAN-3 片子 Spartan-3E HDL 设计库指南本人正在使用如果需要其他信息的可以和我联系

标签： SPARTAN Spartan xlinix HDL

上传时间： 2014-02-12

上传用户：lnnn30
CRC算法原理及C语言实现,C RC算法原理及C语言实现

CRC算法原理及C语言实现,C RC算法原理及C语言实现

标签： CRC 算法原理 C语言

上传时间： 2015-06-25

上传用户：362279997
Debussy是NOVAS Software, Inc(思源科技)發展的HDL Debug & Analysis tool

Debussy是NOVAS Software, Inc(思源科技)發展的HDL Debug & Analysis tool，這套軟體主要不是用來跑模擬或看波形，它最強大的功能是：能夠在HDL source code、schematic diagram、waveform、state bubble diagram之間，即時做trace，協助工程師debug。可能您會覺的：只要有simulator如ModelSim就可以做debug了，我何必再學這套軟體呢? 其實Debussy v5.0以後的新版本，還提供了nLint -- check coding style & synthesizable，這蠻有用的，可以協助工程師了解如何寫好coding style，並養成習慣。下圖所示為整個Debussy的原理架構，可歸納幾個結論：

标签： Analysis Software Debussy Debug

上传时间： 2014-01-14

上传用户：hustfanenze
该源代码运行于89c51系列单片机上,可从输入FLEX二进制码流中解交织,处理CRC纠错,并最终解码出有效ASCII码数据.

该源代码运行于89c51系列单片机上,可从输入FLEX二进制码流中解交织,处理CRC纠错,并最终解码出有效ASCII码数据.

标签： 89c51 ASCII FLEX CRC

上传时间： 2015-06-27

上传用户：comua
计数器同步异步预置数清零 verilog hdl 编写

计数器同步异步预置数清零 verilog hdl 编写

标签： verilog hdl 计数器编写

上传时间： 2013-12-18

上传用户：凤临西北