crc hdl

这是一个Verilog HDL编写的RISC cpu的程序

这是一个Verilog HDL编写的RISC cpu的程序，该程序共10个子程序，实现了简单的RISC cpu，可供初学者参考，学习硬件描述语言，及设计方法。该程序通过了modelsim仿真验证。

标签： Verilog RISC HDL cpu

上传时间： 2015-03-26

上传用户：qiao8960
减1计数器一、设计要求用Verilog HDL语言设计一个计数器。要求计数器具有异步置位/复位功能

减1计数器一、设计要求用Verilog HDL语言设计一个计数器。要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。二、设计原理输入/输出说明： d：异步置数数据输入； q：当前计数器数据输出； clock：时钟脉冲； count_en：计数器计数使能控制（1：计数/0：停止计数）； updown：计数器进行自加/自减运算控制（1：自加/0：自减）； load_d

标签： Verilog 计数器 HDL 减

上传时间： 2015-03-28

上传用户：zycidjl
这是一个简单易懂的crc计算方法

这是一个简单易懂的crc计算方法，选择你要计算的文件，准确计算crc值。

标签： crc 计算方法

上传时间： 2013-12-26

上传用户：shanml
32 bits CRC算法演示,用户可以选择输入一个文件

32 bits CRC算法演示,用户可以选择输入一个文件，本工具根据循环雍余校验算法，生成并显示出其32位计算结果。

标签： bits CRC 32 算法

上传时间： 2015-03-31

上传用户：rocwangdp
我用过的verilog hdl写的SDRAM core源程序,经过测试应用

我用过的verilog hdl写的SDRAM core源程序,经过测试应用

标签： verilog SDRAM core hdl

上传时间： 2015-03-31

上传用户：15071087253
crc.cpp是一个产生0－255对应的16位循环冗余码的例子 correlator.cpp是一个相关滤波例子

crc.cpp是一个产生0－255对应的16位循环冗余码的例子 correlator.cpp是一个相关滤波例子

标签： correlator cpp crc 255

上传时间： 2013-12-16

上传用户：gtzj
本代码是C语言实现的CRC循环校验具体算法

本代码是C语言实现的CRC循环校验具体算法

标签： CRC 代码 C语言循环

上传时间： 2013-12-21

上传用户：zhangzhenyu
本程序是在c51的环境下CRC算法的几种方法。希望大家有参考作用。

本程序是在c51的环境下CRC算法的几种方法。希望大家有参考作用。

标签： c51 CRC 程序环境

上传时间： 2013-12-26

上传用户：ippler8
Verilog HDL硬件描述语言的教程

Verilog HDL硬件描述语言的教程

标签： Verilog HDL 硬件描述语言教程

上传时间： 2015-04-04

上传用户：lnnn30
verilog hdl. for igginner. tutorial in word file1 KAMPATE

verilog hdl. for igginner. tutorial in word file1 KAMPATE

标签： igginner tutorial verilog KAMPATE

上传时间： 2015-04-07

上传用户：chenxichenyue