源码文件
--lut_a_f library lpm; library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; entity lut_a_f is po…
cpld 源代码
CPLD采用CMOSEPROM、EEPROM、快闪存储器和SRAM等编程技术，从而构成了高密度、高速度和低功耗的可编程逻辑器件。cPCI总线
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 7 / 50 页
源码文件
--fangbo 模块 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity fangbo is port( clk :…
源码文件
/* WARNING: Do NOT edit the input and output ports in this file in a text editor if you plan to continue editing the block that …
源码文件
--lut library lpm; library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; entity lut is port (ad…
源码文件
/* WARNING: Do NOT edit the input and output ports in this file in a text editor if you plan to continue editing the block that …
源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity division4 i…
源码文件
--sanjiao 模块 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity sanjiao is port( cl…
源码文件
--SEL_ampl library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity sel_ampl is port ( k…
源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity division10 …
源码文件
-- updown2 模块(of testup_f_k) library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsig…